ARM SoC設(shè)計的軟件和硬件協(xié)同驗證

第1章 嵌入式系統(tǒng)驗證簡介
1.1 什么是嵌入式系統(tǒng)？2
1.2 嵌入式系統(tǒng)無所不在3
1.3 設(shè)計的約束4
1.4 嵌入式系統(tǒng)分解6
1.4.1 微處理器、芯片與電路板6
1.4.2 嵌入式系統(tǒng)的分類7
1.5 嵌入式系統(tǒng)設(shè)計流程9
1.6 驗證與確認11
1.7 人際互動12
1.8 關(guān)于這本書13
1.9 范圍與綱要14
第2章 軟件和硬件設(shè)計過程
2.1 SoC協(xié)同驗證的三個組成部分16
2.2 驗證平臺16
2.3 軟件工程師對嵌入式系統(tǒng)的觀點22
2.4 硬件工程師對嵌入式系統(tǒng)的觀點23
2.5 軟件開發(fā)工具24
2.5.1 編輯器24
2.5.2 源代碼修訂控制25
2.5.3 編譯器26
2.5.4 調(diào)試器26
2.5.5 模擬器27
2.5.6 開發(fā)板27
2.5.7 集成開發(fā)環(huán)境（IDE）27
2.6 軟件調(diào)試連接27
2.6.1 JTAG28
2.6.2 Stub28
2.6.3 直接連接29
2.7 軟件的類型29
2.7.1 系統(tǒng)初始化軟件和HAL29
2.7.2 硬件診斷測試套件29
2.7.3 RTOS30
2.7.4 RTOS設(shè)備驅(qū)動程序和應用軟件30
2.8 軟件開發(fā)過程30
2.9 硬件開發(fā)工具35
2.9.1 編輯器35
2.9.2 源代碼修訂控制36
2.9.3 Lint工具36
2.9.4 代碼覆蓋37
2.9.5 調(diào)試工具37
2.9.6 驗證語言38
2.9.7 斷言38
2.9.8 調(diào)試的定義40
2.9.9 存儲器模型40
2.9.10 微處理器模型41
2.10 硬件設(shè)計過程43
2.11 微處理器回顧43
2.12 軟件和硬件的交互44
2.12.1 軟件調(diào)試特征44
2.12.2 硬件調(diào)試特征44
第3章 ARM體系結(jié)構(gòu)的SoC協(xié)同驗證課題
3.1 ARM的背景47
3.2 ARM的體系結(jié)構(gòu)48
3.2.1 ARM的體系結(jié)構(gòu)、家族及CPU內(nèi)核49
3.2.2 Thumb指令集51
3.2.3 編程模型52
3.3 指令集53
3.3.1 數(shù)據(jù)傳輸指令53
3.3.2 協(xié)處理器指令54
3.3.3 異常和中斷54
3.3.4 內(nèi)存規(guī)劃和字節(jié)順序56
3.4 ARM總線接口協(xié)議57
3.4.1 ARM7TDMI總線協(xié)議58
3.4.2 AMBA規(guī)范60
3.4.3 AMBA協(xié)議簡介61
3.4.4 AMBA ASB61
3.4.5 AMBA AHB62
3.4.6 AMBA APB62
3.4.7 AMBA 3.0與AXI63
3.4.8 對ARM CPU總線接口的總結(jié)63
3.4.9 AHB指南64
3.4.10 復位時的配置67
3.4.11 AHB傳輸?shù)母鱾€階段68
3.4.12 AHB仲裁68
3.4.13 AHB地址階段70
3.4.14 AHB數(shù)據(jù)階段70
3.4.15 AHB-Lite72
3.4.16 單層和多層AHB72
3.4.17 ARM926EJS例子73
3.4.18 中斷信號75
3.4.19 指令和數(shù)據(jù)高速緩存75
3.4.20 TCM78
3.5 ARM總結(jié)79
第4章軟件和硬件協(xié)同驗證
4.1 協(xié)同驗證的歷史81
4.2 商業(yè)協(xié)同驗證工具的出現(xiàn)82
4.3 協(xié)同驗證的定義84
4.3.1 定義84
4.3.2 協(xié)同驗證的作用85
4.3.3 項目進度的節(jié)省85
4.3.4 通過協(xié)同驗證提供的可視性來了解運行情況86
4.3.5 協(xié)同驗證促進了交流87
4.3.6 協(xié)同驗證與協(xié)同模擬的比較87
4.3.7 協(xié)同驗證與協(xié)同設(shè)計的比較87
4.3.8 真的需要協(xié)同驗證嗎？88
4.4 協(xié)同驗證的方法88
4.4.1 本地編譯軟件89
4.4.2 指令集模擬89
4.4.3 硬件Stub89
4.4.4 RTOS模擬器90
4.4.5 微處理器評估板91
4.4.6 波形、日志文件和反匯編91
4.5 協(xié)同驗證方法的一個例子92
4.5.1 帶有邏輯模擬的主機代碼模式92
4.5.2 帶有邏輯模擬的指令集模擬94
4.5.3 C語言模擬96
4.5.4 帶有軟件調(diào)試功能的CPU的RTL模型98
4.5.5 帶有邏輯模擬的硬件模型100
4.5.6 帶有邏輯模擬的評估板101
4.5.7 在線仿真102
4.5.8 FPGA原型104
4.6 協(xié)同驗證的衡量標準105
4.6.1 性能105
4.6.2 驗證的準確性105
4.6.3 AHB仲裁和周期精確的問題107
4.6.4 模型設(shè)計總結(jié)109
4.6.5 同步110
4.6.6 軟件的類型110
4.6.7 其他的衡量標準111
第5章 高級軟件和硬件協(xié)同驗證
5.1 直接訪問模擬內(nèi)存112
5.2 內(nèi)存優(yōu)化與性能116
5.3 同步的模式119
5.4 進程間通信120
5.5 HDL模型和C語言模型的混合122
5.6 隱式訪問124
5.7 保存并重啟127
5.8 后處理軟件調(diào)試技巧128
5.9 嵌入式軟件工具的問題131
5.10 協(xié)同驗證的調(diào)試問題132
第6章 硬件驗證環(huán)境與協(xié)同驗證
6.1 總線監(jiān)測器133
6.2 協(xié)議檢測144
6.2.1 地址對齊144
6.2.2 發(fā)送空閑傳輸145
6.3 斷言146
6.3.1 斷言的定義146
6.3.2 斷言的實現(xiàn)方法147
6.3.3 聲明式斷言147
6.3.4 程序式斷言148
6.3.5 形式化特性語言148
6.3.6 偽注釋指令149
6.3.7 后處理模擬歷史記錄149
6.3.8 用于模擬加速和仿真的斷言150
6.4 使用總線功能模型的測試平臺151
6.4.1 定向測試151
6.4.2 受約束的隨機測試152
6.4.3 測試平臺的結(jié)構(gòu)153
6.4.4 功能覆蓋率154
6.4.5 兼容性測試155
6.4.6 軟件驗證155
6.4.7 軟件打印語句156
第7章 ARM SoC設(shè)計方法舉例
7.1 SoC設(shè)計的難點162
7.2 驗證效率162
7.3 調(diào)試的循環(huán)163
7.4 協(xié)同驗證的方法164
7.4.1 系統(tǒng)初始化和HAL開發(fā)165
7.4.2 診斷程序165
7.4.3 RTOS和設(shè)備驅(qū)動程序165
7.4.4 應用軟件166
7.4.5 測試平臺的開發(fā)166
7.4.6 三個驗證階段166
7.5 ARM驗證流程的例子168
7.5.1 模塊和子系統(tǒng)驗證168
7.5.2 初始系統(tǒng)集成169
7.5.3 集中的硬件驗證170
7.5.4 協(xié)同驗證170
7.5.5 系統(tǒng)軟件測試171
7.6 協(xié)同驗證工程師173
7.7 結(jié)論174
后記177