基于FPGA的嵌入式開發(fā)與應用

第1章 緒論
　1.1 嵌入式系統(tǒng)簡介
　　1.1.1 嵌入式系統(tǒng)的發(fā)展簡介
　　1.1.2 嵌入式系統(tǒng)的概念與組成
　　1.1.3 嵌入式系統(tǒng)的特點
　　1.1.4 嵌入式系統(tǒng)的應用模式與發(fā)展趨勢
　1.2 SOPC技術簡介
　　1.2.1 SOPC技術的主要特點
　　1.2.2 SOPC技術實現方式
　　1.2.3 SOPC系統(tǒng)開發(fā)流程
第2章 Altera可編程邏輯器件簡介
　2.1 MAX II器件
　　2.1.1 成本優(yōu)化的架構
　　2.1.2 低功耗
　　2.1.3 高性能
　　2.1.4 用戶Flash存儲器
　　2.1.5 實時系統(tǒng)可編程能力（ISP）
　　2.1.6 靈活的多電壓Multivolt內核
　　2.1.7 JTAG翻譯器
　　2.1.8 I/O能力
　2.2 Cyclone器件
　　2.2.1 新型可編程架構
　　2.2.2 嵌入式存儲資源
　　2.2.3 專用外部存儲接口電路
　　2.2.4 支持的接口及協議
　　2.2.5 鎖相環(huán)的實現
　　2.2.6 I/O特性
　　2.2.7 Nios II嵌入式處理器
　　2.2.8 配置方案
　2.3 Cyclone II器件
　　2.3.1 主要特性
　　2.3.2 數字信號處理應用
　　2.3.3 專用外部存儲器接口
　　2.3.4 嵌入式鎖相環(huán)
　　2.3.5 單端I/O特性
　　2.3.6 差分I/O特性
　　2.3.7 自動CRC檢測
　　2.3.8 Nios II嵌入式處理器
　2.4 Stratix器件
　　2.4.1 高性能架構加快模塊化設計
　　2.4.2 TriMatrix存儲器
　　2.4.3 DSP塊
　　2.4.4 高帶寬I/O標準和高速接口
　　2.4.5 用于系統(tǒng)時鐘管理的PLL
　　2.4.6 器件配置和遠程系統(tǒng)升級
　2.5 Stratix II器件
　　2.5.1 新型邏輯結構
　　2.5.2 高速I/O信號和接口
　　2.5.3 外部存儲器接口
　　2.5.4 針對Stratix II器件優(yōu)化的IP
　　2.5.5 設計安全性
　　2.5.6 TriMatrix存儲器
　　2.5.7 數字信號處理塊
　　2.5.8 時鐘管理電路
　　2.5.9 片內匹配
　　2.5.10 遠程系統(tǒng)升級
　2.6 Stratix GX器件
第3章 Quartus II軟件應用
　3.1 圖形用戶界面設計流程
　3.2 命令行設計流程
　3.3 交通燈設計實例
　　3.3.1 設計原理
　　3.3.2 設計輸入
　　3.3.3 創(chuàng)建工程
　　3.3.4 編譯前設置
　　3.3.5 編譯
　　3.3.6 仿真
　　3.3.7 應用RTL電路圖觀察器
　3.4 引腳鎖定和下載驗證
　　3.4.1 引腳鎖定
　　3.4.2 下載驗證
　　3.4.3 對配置器件編程
　3.5 使用嵌入式邏輯分析儀進行實時測試
　　3.5.1 SignalTap II邏輯分析儀使用流程
　　3.5.2 編譯特定邏輯條件觸發(fā)信號
　3.6 使用在系統(tǒng)嵌入式存儲器
　　3.6.1 正弦信號發(fā)生器的設計
　　3.6.2 定制ROM初始化數據文件
　　3.6.3 定制ROM元件
　　3.6.4 使用在系統(tǒng)嵌入式存儲器數據編輯器
　3.7 嵌入式鎖相環(huán)altPLL宏功能模塊調用
　思考題
第4章 基于FPGA的DSP算法實現
第5章 Nios II處理器結構
第6章 Avalon總線規(guī)范
第7章 基于SOPC的Nios II處理器設計
第8章 Nios II外設及其編程
第9章 嵌入式處理器應用實例
附錄A VHDL基本語法
附錄B Verilog HDL基本語法