電子系統(tǒng)測(cè)試原理

定　價(jià)：￥39.00

作　者：	（美）莫瑞達(dá)、等
出版社：	機(jī)械工業(yè)
叢編項(xiàng)：	電子與電氣工程叢書
標(biāo)　簽：	電子技術(shù)

購買這本書可以去

ISBN：	9787111198086	出版時(shí)間：	2007-01-01	包裝：	平裝
開本：	16開	頁數(shù)：	296	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書全面闡述了電子系統(tǒng)測(cè)試原理，共分為五個(gè)部分，第1部分介紹本書的目的、電子產(chǎn)品的缺陷種類、VLSI設(shè)計(jì)表示與設(shè)計(jì)流程；第H部分介紹故障模擬、測(cè)試碼產(chǎn)生及電流測(cè)試方法；第111部分討論易測(cè)性設(shè)計(jì)問題，分別介紹專用技術(shù)、路徑掃描設(shè)計(jì)、邊界掃描測(cè)試和內(nèi)建自測(cè)試技術(shù)；第1V部分介紹特殊結(jié)構(gòu)的測(cè)試，包括存儲(chǔ)器、FPGA和微處理器的測(cè)試；第V部分涉及當(dāng)前電子系統(tǒng)測(cè)試領(lǐng)域中的前沿問題，包括如何實(shí)現(xiàn)易測(cè)試性結(jié)構(gòu)和進(jìn)行SOC測(cè)試。.本書可作為電子信息類專業(yè)研究生教材和IC測(cè)試工程技術(shù)人員的參考書。隨著電子技術(shù)的不斷發(fā)展，電子系統(tǒng)測(cè)試面臨越來越大的挑戰(zhàn)：研究更精確的故障模型，在高層設(shè)計(jì)上檢查易測(cè)試性，在綜合過程中嵌入更有效的測(cè)試結(jié)構(gòu)等。本書詳細(xì)介紹了測(cè)試的基本原理和很多必需的基礎(chǔ)知識(shí)，來面對(duì)這些挑戰(zhàn)。..本書涉及開發(fā)可靠電子產(chǎn)品的非常實(shí)用的設(shè)計(jì)和測(cè)試知識(shí)，講解設(shè)計(jì)驗(yàn)證的主要手段，有助于測(cè)試的設(shè)計(jì)檢查；研究了如何將測(cè)試應(yīng)用于隨機(jī)邏輯。存儲(chǔ)器，F(xiàn)PGA和微處理器。最后，提供了針對(duì)深亞微型設(shè)計(jì)的高級(jí)測(cè)試解決方案。讀者可以通過本書深入理解測(cè)試的基本原理，并掌握眾多解決方案。本書的主要內(nèi)容包括：●解釋了測(cè)試在設(shè)計(jì)中的作用?！裨敿?xì)討論了掃描路徑和掃描鏈的次序?！襻槍?duì)嵌入式邏輯和存儲(chǔ)器塊的BIST解決方案?！襻槍?duì)FPGA的測(cè)試方法。●芯片系統(tǒng)的測(cè)試。...

作者簡(jiǎn)介

　　本書提供作譯者介紹Samiha Mourad博士是加利福尼亞圣克拉拉大學(xué)電子工程系教授。Yervant Zorian博士是加利福尼亞圣何塞Logic Vision公司的首席技術(shù)顧問。...

圖書目錄

第1部分設(shè)計(jì)與測(cè)試
第1章測(cè)試綜述
1. 1 可靠性與測(cè)試
1. 2 設(shè)計(jì)過程
1. 3 驗(yàn)證
1. 4 測(cè)試
1. 5 故障及其檢測(cè)
1. 6 測(cè)試碼生成
1. 7 故障覆蓋率
1. 8 測(cè)試類型
1. 9 測(cè)試應(yīng)用
1. 10 易測(cè)試性設(shè)計(jì)
1. 11 測(cè)試經(jīng)濟(jì)
1. 12 進(jìn)一步研究
參考文獻(xiàn)
習(xí)題
第2章缺陷. 失效和故障
2. 1 簡(jiǎn)介
2. 2 物理缺陷
2. 3 故障模式
2. 4 故障
2. 5 固定型故障
2. 6 故障列表
2. 7 橋接故障
2. 8 短路和開路故障
2. 9 時(shí)延故障
2. 10 暫時(shí)失效
2. 11 噪聲失效
參考文獻(xiàn)
習(xí)題
第3章設(shè)計(jì)表示
3. 1 抽象級(jí)
3. 2 數(shù)學(xué)方程
3. 3 列表格式
3. 4 圖形表示
3. 5 圖
3. 6 二叉判斷圖
3. 7 網(wǎng)表
3. 8 硬件描述語言
參考文獻(xiàn)
習(xí)題
第4章 VLSI設(shè)計(jì)流程
4. 1 簡(jiǎn)介
4. 2 CAD工具
4. 3 算法
4. 4 綜合
4. 5 設(shè)計(jì)方法
4. 6 半定制設(shè)計(jì)
4. 7 物理設(shè)計(jì)
參考文獻(xiàn)
習(xí)題
第11部分測(cè)試流程
第5章測(cè)試中模擬的角色
5. 1 簡(jiǎn)介
5. 2 大型設(shè)計(jì)的模擬
5. 3 邏輯模擬
5. 4 模擬方法
5. 5 時(shí)間模型
5. 6 故障模擬
5. 7 故障模擬結(jié)果
參考文獻(xiàn)
習(xí)題
第6章自動(dòng)測(cè)試碼生成
6. 1 簡(jiǎn)介
6. 2 術(shù)語和符號(hào)
6. 3 D算法
6. 4 臨界路徑
6. 5 回溯和扇出重匯聚
6. 6 PODEM
6. 7 其他算法
6. 8 時(shí)序電路測(cè)試
參考文獻(xiàn)
習(xí)題
第7章電流測(cè)試
7. 1 簡(jiǎn)介
7. 2 基本概念
7. 3 無故障電流
7. 4 電流感應(yīng)技術(shù)
7. 5 故障檢測(cè)
7. 6 測(cè)試碼生成
7. 7 深亞微級(jí)技術(shù)的影響
參考文獻(xiàn)
習(xí)題
第III部分易測(cè)試性設(shè)計(jì)..
第8章專用技術(shù)
8. 1 簡(jiǎn)介
8. 2 DFT的內(nèi)容
8. 3 易測(cè)試性分析
8. 4 初始化及測(cè)試點(diǎn)
8. 5 易測(cè)試性劃分
8. 6 易測(cè)試的電路
參考文獻(xiàn)
習(xí)題
第9章路徑掃描設(shè)計(jì)
9. 1 簡(jiǎn)介
9. 2 路徑掃描設(shè)計(jì)
9. 3 測(cè)試碼產(chǎn)生
9. 4 測(cè)試碼應(yīng)用
9. 5 路徑掃描設(shè)計(jì)的例子
9. 6 存儲(chǔ)設(shè)備
9. 7 掃描結(jié)構(gòu)
9. 8 多級(jí)掃描鏈
9. 9 路徑掃描設(shè)計(jì)的代價(jià)
9. 10 部分掃描測(cè)試
9. 11 調(diào)整掃描鏈上的觸發(fā)器
參考文獻(xiàn)
習(xí)題
第10章邊界掃描測(cè)試
10. 1 簡(jiǎn)介
10. 2 傳統(tǒng)電路板測(cè)試
10. 3 邊界掃描體系結(jié)構(gòu)
10. 4 測(cè)試訪問端口
10. 5 寄存器
10. 6 TAP控制器
10. 7 操作模式
10. 8 邊界掃描語言
10. 9 邊界掃描設(shè)計(jì)的代價(jià)
10. 10 進(jìn)一步研究
參考文獻(xiàn)
習(xí)題
第11章內(nèi)建自測(cè)試
11. 1 簡(jiǎn)介
11. 2 偽隨機(jī)測(cè)試碼生成
11. 3 響應(yīng)壓縮
11. 4 抗隨機(jī)碼故障
11. 5 BIST結(jié)構(gòu)
參考文獻(xiàn)
習(xí)題
第IV部分特殊結(jié)構(gòu)
第12章存儲(chǔ)器測(cè)試
12. 1 動(dòng)機(jī)
12. 2 存儲(chǔ)器模型
12. 3 缺陷和故障模型
12. 4 存儲(chǔ)器測(cè)試類型
12. 5 功能測(cè)試方案
12. 6 存儲(chǔ)器BIST
12. 7 存儲(chǔ)器診斷與維修
參考文獻(xiàn)
習(xí)題
第13章 FPGA與微處理器的測(cè)試
13. 1 簡(jiǎn)介
13. 2 FPGA
13. 3 FPGA的易測(cè)試性
13. 4 基于RAM的FPGA的測(cè)試
13. 5 微處理器
13. 6 微處理器的測(cè)試
13. 7 現(xiàn)代微處理器中的DFT特性
參考文獻(xiàn)
習(xí)題
第V部分高級(jí)論題
第14章易測(cè)試性綜合
14. 1 簡(jiǎn)介
14. 2 易測(cè)試性相關(guān)內(nèi)容
14. 3 綜合回顧
14. 4 高級(jí)綜合
14. 5 測(cè)試綜合方法
參考文獻(xiàn)
習(xí)題
第15章 SOC測(cè)試
15. 1 簡(jiǎn)介
15. 2 核的分類
15. 3 設(shè)計(jì)與測(cè)試流程
15. 4 內(nèi)核測(cè)試需求
15. 5 測(cè)試體系結(jié)構(gòu)的概念
15. 6 測(cè)試策略
15. 7 進(jìn)一步研究
參考文獻(xiàn)
習(xí)題
附錄A 參考書目
附錄B 縮寫詞表