DSP開發(fā)技術實例與技巧

第1章　DSP開發(fā)基礎知識
　1.1　數(shù)字信號處理
　　1.1.1　數(shù)字信號處理簡介
　　1.1.2　DSP系統(tǒng)構成
　1.2　DSP開發(fā)的一般流程
　1.3　DSP芯片的基本結構特點
　1.4　DSP芯片的分類、選擇及應用
　　1.4.1　DSP芯片的分類
　　1.4.2　DSP芯片的選擇
　　1.4.3　DSP芯片的應用
　1.5　DSP芯片的發(fā)展及TI公司產(chǎn)品簡介
　　1.5.1　DSP芯片的發(fā)展
　　1.5.2　TI公司DSP芯片簡介
　1.6　定點DSP芯片的數(shù)據(jù)格式
　　1.6.1　數(shù)的定標
　　1.6.2　定點數(shù)據(jù)格式選擇
　　1.6.3　浮點數(shù)與定點數(shù)的轉(zhuǎn)換關系
第2章　DSP芯片的結構原理
　2.1　TMS320C54x的內(nèi)部結構及主要特征
　　2.1.1　TMS320C54x的內(nèi)部結構
　　2.1.2　TMS320C54x的主要特性
　2.2　總線結構
　2.3　存儲器
　　2.3.1　存儲器空間
　　2.3.2　程序存儲器
　　2.3.3　數(shù)據(jù)存儲器
　2.4　中央處理單元
　　2.4.1　CPU狀態(tài)和控制寄存器
　　2.4.2　算術邏輯單元
　　2.4.3　累加器A和B
　　2.4.4　桶形移位寄存器
　　2.4.5　乘法器/加法器單元
　　2.4.6　比較、選擇和存儲單元
　　2.4.7　指數(shù)編碼器
　　2.4.8　地址發(fā)生器
　2.5　尋址方式
　　2.5.1　立即數(shù)尋址
　　2.5.2　絕對地址尋址
　　2.5.3　累加器尋址
　　2.5.4　直接尋址
　　2.5.5　間接尋址
　　2.5.6　存儲器映射寄存器尋址
　　2.5.7　堆棧尋址
　2.6　流水線結構
　2.7　中斷系統(tǒng)
　　2.7.1　中斷系統(tǒng)概述
　　2.7.2　中斷標志寄存器（IFR）及中斷屏蔽寄存器（IMR）
　　2.7.3　中斷處理流程
　　2.7.4　重新映射中斷向量地址
第3章　DSP芯片的外圍設備
　3.1　片內(nèi)外圍設圍　
　　3.1.1　通用I/O口
　　3.1.2　定時器
　　3.1.3　時鐘發(fā)生器
　　3.1.4　可編程等待狀態(tài)發(fā)生器
　　3.1.5　分區(qū)切換邏輯
　　3.1.6　HPI接口
　　3.1.7　McBSP多通道緩沖串口
　　3.1.8　JTAG接口
　3.2　片外外圍設備
　　3.2.1　外擴程序存儲器
　　3.2.2　外擴數(shù)據(jù)存儲器
　　3.2.3　I/O接口擴展
　　3.2.4　A/D和D/A接口設計
第4章　匯編語言工具
　4.1　匯編語言基本
　　4.1.1　匯編源程序語句格式
　　4.1.2　匯編語言常量
　　4.1.3　字符串
　　4.1.4　符號
　　4.1.5　表達式
　　……
第5章　DSP軟件開發(fā)過程　
第6章　TMS320C54x芯片開發(fā)實例
第7章　CCS集成開發(fā)環(huán)境
附錄A　TMS320C54x指令表
附錄B　Flash燒寫程序源代碼
附錄C　TMS320系列產(chǎn)品命名
參考文獻