數(shù)字電子技術(shù)：教程、習(xí)題及實(shí)驗(yàn)一本通

第1章 數(shù)制轉(zhuǎn)換
1.1 概述1
1.1.1 數(shù)字、模擬信號(hào)1
1.1.2 數(shù)、模電路1
1.1.3 數(shù)字電路的優(yōu)點(diǎn)1
1.1.4 數(shù)字電路的研究方法2
1.2 進(jìn)位計(jì)數(shù)制2
1.2.1 進(jìn)位計(jì)數(shù)制的基本概念2
1.2.2 常用計(jì)數(shù)制3
1.3 數(shù)制轉(zhuǎn)換4
1.3.1 非十進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)5
1.3.2 十進(jìn)制數(shù)轉(zhuǎn)換成其他進(jìn)制數(shù)5
1.3.3 將二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)和十六進(jìn)制數(shù)7
1.3.4 將八進(jìn)制數(shù)和十六進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)7
1.4 常用代碼7
習(xí)題18
實(shí)驗(yàn)一常用儀器的使用9
一、 實(shí)驗(yàn)?zāi)康?
二、 實(shí)驗(yàn)原理9
三、 實(shí)驗(yàn)內(nèi)容11
四、 實(shí)驗(yàn)報(bào)告要求11
第2章 基本邏輯電路
2.1 概述1
2.1.1 脈沖及脈沖參數(shù)1
2.1.2 模擬信號(hào)與數(shù)字信號(hào)13
2.1.3 正邏輯和負(fù)邏輯14
2.2 邏輯運(yùn)算15
2.2.1 基本邏輯運(yùn)算15
2.2.2 組合邏輯運(yùn)算17
2.3 形式定理19
2.3.1 形式定理19
2.3.2 對(duì)偶規(guī)則20
2.4 用代數(shù)法化簡邏輯式20
2.4.1 同一邏輯關(guān)系邏輯式形式的多樣性21
2.4.2 與或型邏輯式的化簡步驟21
2.5 最小項(xiàng)和最大項(xiàng)23
2.5.1 最小項(xiàng)和最大項(xiàng)的定義23
2.5.2 最小項(xiàng)和最大項(xiàng)的性質(zhì)24
2.5.3 與或標(biāo)準(zhǔn)型和或與標(biāo)準(zhǔn)型25
2.6 卡諾圖化簡法26
2.6.1 卡諾圖26
2.6.2 與項(xiàng)的讀取和填寫27
2.6.3 如何使與項(xiàng)最簡31
2.6.4 關(guān)于覆蓋31
2.6.5 卡諾圖化簡的結(jié)論32
2.7 邏輯函數(shù)的變換33
2.7.1 五種類型的邏輯函數(shù)33
2.7.2 與或型轉(zhuǎn)換為與非與非型34
2.7.3 與或型轉(zhuǎn)換為或與型34
2.7.4 與或型轉(zhuǎn)換為或非或非型35
2.7.5 與或型轉(zhuǎn)換為與或非型35
2.8 基本邏輯門電路35
2.8.1 非門（反相器）36
2.8.2 與門38
2.8.3 或門39
2.8.4 其他常用邏輯門39
2.9 標(biāo)準(zhǔn)TTL與非門電路40
2.9.1 TTL與非門的電路結(jié)構(gòu)40
2.9.2 電路的邏輯功能41
2.9.3 特性曲線42
2.9.4 參數(shù)與技術(shù)指標(biāo)45
2.9.5 與非門的應(yīng)用50
2.10 其他類型TTL門51
2.10.1 集電極開路門51
2.10.2 三態(tài)門52
2.11 CMOS邏輯門54
2.11.1 MOS反相器54
2.11.2 CMOS門電路57
2.11.3 CMOS傳輸門58
2.11.4 CMOS門的參數(shù)指標(biāo)59
2.12 國標(biāo)數(shù)字集成電路系列介紹62
習(xí)題263
實(shí)驗(yàn)二 常用集成門電路邏輯功能測試66
一、 實(shí)驗(yàn)?zāi)康?6
二、 實(shí)驗(yàn)原理66
三、 實(shí)驗(yàn)儀器設(shè)備及器材67
四、 實(shí)驗(yàn)內(nèi)容與步驟67
五、 實(shí)驗(yàn)報(bào)告要求68
實(shí)驗(yàn)三 常用集成門電路邏輯功能的應(yīng)用68
一、 實(shí)驗(yàn)?zāi)康?8
二、 實(shí)驗(yàn)原理68
三、 實(shí)驗(yàn)儀器及器材69
四、 實(shí)驗(yàn)內(nèi)容與步驟69
五、 實(shí)驗(yàn)報(bào)告要求70
第3章 組合邏輯電路
3.1 組合邏輯電路的分析72
3.1.1 組合邏輯電路分析的一般方法72
3.2 組合邏輯電路的設(shè)計(jì)74
3.2.1 單輸出組合邏輯電路的設(shè)計(jì)75
3.2.2 多輸出組合邏輯電路的設(shè)計(jì)75
3.3 二進(jìn)制運(yùn)算電路78
3.3.1 半加器79
3.3.2 全加器79
3.3.3 多位二進(jìn)制加法81
3.3.4 全加器的應(yīng)用81
3.4 編碼器86
3.4.1 編碼器86
3.5 譯碼電路91
3.5.1 通用譯碼器92
3.5.2 顯示譯碼器94
3.5.3 數(shù)據(jù)分配器和數(shù)據(jù)選擇器101
3.5.4 數(shù)值比較器106
3.6 組合邏輯鏈路中的競爭與冒險(xiǎn)110
3.6.1 競爭現(xiàn)象110
3.6.2 冒險(xiǎn)現(xiàn)象111
3.6.3 冒險(xiǎn)現(xiàn)象的判別112
3.6.4 冒險(xiǎn)現(xiàn)象的消除113
習(xí)題3 114
第4章 時(shí)序邏輯電路
4.1 時(shí)序邏輯電路概述1
4.1.1 時(shí)序邏輯電路的特點(diǎn)1
4.1.2 時(shí)序邏輯電路的功能描述方法2
4.1.3 時(shí)序邏輯電路的分類119
4.2 觸發(fā)器概述120
4.3 基本觸發(fā)器120
4.3.1 基本RS觸發(fā)器120
4.3.2 時(shí)鐘觸發(fā)器124
4.4 集成觸發(fā)器131
4.4.1 邊沿觸發(fā)器132
4.4.2 維持阻塞觸發(fā)器133
4.4.3 主從觸發(fā)器135
4.5 觸發(fā)器的邏輯功能及其相互轉(zhuǎn)換139
4.5.1 觸發(fā)器按邏輯功能的分類139
4.5.2 觸發(fā)器的電路結(jié)構(gòu)和邏輯功能的關(guān)系139
4.5.3 觸發(fā)器邏輯功能的轉(zhuǎn)換139
4.6 時(shí)序邏輯電路的分析142
4.6.1 分析時(shí)序邏輯電路的一般步驟142
4.6.2 同步時(shí)序邏輯電路的分析舉例142
4.6.3 異步時(shí)序邏輯電路的分析舉例146
4.7 同步時(shí)序邏輯電路的設(shè)計(jì)148
4.7.1 同步時(shí)序邏輯電路的設(shè)計(jì)步驟148
4.7.2 同步計(jì)數(shù)器的設(shè)計(jì)舉例149
4.8 寄存器154
4.8.1 數(shù)碼寄存器154
4.8.2 移位寄存器155
4.8.3 集成移位寄存器功能分析及應(yīng)用158
4.9 計(jì)數(shù)器162
4.9.1 計(jì)數(shù)器的分類162
4.9.2 2n進(jìn)制計(jì)數(shù)器組成規(guī)律163
4. 2n 進(jìn)制異步計(jì)數(shù)器165
4.9.3 集成計(jì)數(shù)器功能分析及應(yīng)用167
本章小結(jié)174
習(xí)題4 175
實(shí)驗(yàn)九 觸發(fā)器邏輯功能測試及應(yīng)用179
一、 實(shí)驗(yàn)?zāi)康?79
二、 實(shí)驗(yàn)原理179
三、 實(shí)驗(yàn)儀器與器件181
四、 實(shí)驗(yàn)內(nèi)容與步驟 181
五、 實(shí)驗(yàn)報(bào)告要求182
實(shí)驗(yàn)十 時(shí)序邏輯電路的測試 182
一、 實(shí)驗(yàn)?zāi)康?82
二、 實(shí)驗(yàn)原理182
三、 實(shí)驗(yàn)儀器及器材183
四、 實(shí)驗(yàn)內(nèi)容與步驟183
五、 實(shí)驗(yàn)報(bào)告要求184
實(shí)驗(yàn)十一 移位寄存器邏輯功能測試及應(yīng)用184
一、 實(shí)驗(yàn)?zāi)康?84
二、 實(shí)驗(yàn)原理184
三、 實(shí)驗(yàn)儀器及器材185
四、 實(shí)驗(yàn)內(nèi)容與步驟185
五、 實(shí)驗(yàn)報(bào)告要求185
實(shí)驗(yàn)十二 計(jì)數(shù)器邏輯功能測試及應(yīng)用（一）186
一、 實(shí)驗(yàn)?zāi)康?86
二、 實(shí)驗(yàn)原理186
三、 實(shí)驗(yàn)儀器及器材186
四、 實(shí)驗(yàn)內(nèi)容與步驟186
六、 實(shí)驗(yàn)報(bào)告要求187
實(shí)驗(yàn)十三 計(jì)數(shù)器邏輯功能測試及應(yīng)用（二）187
一、 實(shí)驗(yàn)?zāi)康?87
二、 實(shí)驗(yàn)原理188
三、 實(shí)驗(yàn)儀器及器材188
四、 實(shí)驗(yàn)內(nèi)容與步驟188
五、 實(shí)驗(yàn)報(bào)告要求189
實(shí)驗(yàn)十四 計(jì)數(shù)顯示器的設(shè)計(jì)與測試189
一、 實(shí)驗(yàn)?zāi)康?89
二、 實(shí)驗(yàn)原理189
三、 實(shí)驗(yàn)儀器及器材190
四、 實(shí)驗(yàn)內(nèi)容與步驟190
五、 實(shí)驗(yàn)報(bào)告要求190
第5章 555定時(shí)器
5.1 555定時(shí)器的工作原理1
5.1.1 555定時(shí)器的結(jié)構(gòu)1
5.1.2 555定時(shí)器的功能表1
5.2 555定時(shí)器的典型應(yīng)用電路192
5.2.1 單穩(wěn)態(tài)觸發(fā)器192
5.2.2 多諧振蕩器193
5.2.3 施密特觸發(fā)器196
5.2.4 壓控振蕩器*197
習(xí)題5198
實(shí)驗(yàn)十五 555定時(shí)器及其應(yīng)用198
一、 實(shí)驗(yàn)?zāi)康?98
二、 實(shí)驗(yàn)原理198
三、 實(shí)驗(yàn)儀器及器材200
四、 實(shí)驗(yàn)內(nèi)容與步驟200
五、 實(shí)驗(yàn)報(bào)告要求200
第6章 數(shù)字信號(hào)與模擬信號(hào)的轉(zhuǎn)換
6.1 概述1
6.2 D/A轉(zhuǎn)換器1
6.2.1 權(quán)電阻解碼網(wǎng)絡(luò)2
6.2.2 倒T形電阻解碼網(wǎng)絡(luò)D/A轉(zhuǎn)換器203
6.2.3 集成DA轉(zhuǎn)換器AD7524204
6.2.4 D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)205
6.3 A/D轉(zhuǎn)換器207
6.3.1 A/D轉(zhuǎn)換器概述207
6.3.2 逐次逼近型A/D轉(zhuǎn)換器209
6.3.3 雙積分型AD轉(zhuǎn)換器211
習(xí)題6214
第7章 半導(dǎo)體存儲(chǔ)器與可編程控制器
7.1 只讀存儲(chǔ)器1
7.1.1 ROM的分類1
7.1.2 ROM的結(jié)構(gòu)和工作原理217
7.1.3 ROM的應(yīng)用220
7.2 隨機(jī)存儲(chǔ)器222
7.2.1 靜態(tài)RAM的結(jié)構(gòu)和工作原理222
7.2.2 集成RAM及容量的擴(kuò)展223
7.3 可編程邏輯器件概述225
7.3.1 PLD的發(fā)展225
7.3.2 PLD的分類和特點(diǎn)226
7.3.3 可編程的基本原理227
7.4  通用陣列邏輯GAL230
7.4.1 概述230
7.4.2 GAL的結(jié)構(gòu)231
7.4.3 GAL的編程235
7.5 ISP在系統(tǒng)可編程邏輯器件簡介236
7.5.1 iSPLSI器件的結(jié)構(gòu)236
7.5.2 ispGDS通用數(shù)字開關(guān)238
習(xí)題7 240
思考與練習(xí)題241
思考與練習(xí)題答案285
參考文獻(xiàn)334