SystemVerilog驗證方法學(xué)

專家推薦
譯者序
序言
前言
本書是如何組織的
如何閱讀本書
附加資料來源
感謝
第1章 導(dǎo) 論
驗證生產(chǎn)率    2
提高生產(chǎn)率    2
驗證組件    3
基于接口的設(shè)計    4
針對驗證的設(shè)計    5
使用斷言的好處    6
方法學(xué)的實現(xiàn)    7
方法學(xué)的采納    7
指導(dǎo)原則    9
基本的編碼指導(dǎo)原則    10
術(shù)語的定義    11

第2章 驗證計劃
計劃過程    14
功能驗證的需求    15
驗證環(huán)境的需求    18
驗證計劃的實現(xiàn)方案    22
響應(yīng)檢查    24
嵌入式監(jiān)視器    25
斷 言    26
精確性    28
記分板    30
參考模型    30
離線檢查    31
總 結(jié)    32

第3章 斷 言
斷言的指定    33
斷言語言基本知識    35
DUT（被測設(shè)計）內(nèi)部信號上的斷言    39
外部接口上的斷言    47
斷言編碼的指導(dǎo)原則    50
覆蓋率屬性    58
基于斷言的可重用檢查器    63
簡單檢查器    63
基于斷言的驗證IP    71
基于斷言的IP結(jié)構(gòu)    74
文檔與發(fā)行內(nèi)容    82
斷言的鑒定    83
總 結(jié)    84

第4章 測試平臺的基本結(jié)構(gòu)
測試平臺的架構(gòu)    86
信號層    89
指令層    96
功能層    98
場景層    101
測試層    102
仿真控制    104
消息服務(wù)    111
數(shù)據(jù)和事務(wù)    115
類屬性/數(shù)據(jù)成員    118
方 法    126
約束條件    129
事務(wù)處理器    132
物理層接口    138
事務(wù)層接口    139
完成和響應(yīng)模型    144
基元按序執(zhí)行模型    145
亂序基元執(zhí)行模型    149
非基元事務(wù)執(zhí)行    151
被動響應(yīng)    154
從動響應(yīng)    156
時序接口    159
回調(diào)方法    161
特定的測試平臺    164
傳統(tǒng)的總線功能模型    168
VMM兼容升級    168
VMM兼容接口    169
總 結(jié)    171

第5章 激勵與響應(yīng)
激勵的生成    173
隨機激勵    174
定向激勵    180
異常的生成    182
嵌入式激勵    186
對隨機生成的控制    187
基元生成    190
場景生成    191
多流生成    195
基于狀態(tài)的生成    197
應(yīng)選用哪種發(fā)生器    202
自檢查結(jié)構(gòu)    203
記分板    206
與事務(wù)處理器的集成    209
異常的處理    211
總 結(jié)    212

第6章 針對覆蓋率的驗證
覆蓋率度量指標(biāo)    214
覆蓋率模型    215
結(jié)構(gòu)覆蓋率建模    216
功能覆蓋率建模    216
功能覆蓋率分析    218
覆蓋率評級    219
功能覆蓋率實現(xiàn)方案    219
覆蓋率組    221
覆蓋率屬性    228
反饋機制    228
總 結(jié)    230

第7章 用于形式化驗證的斷言

模型檢查和斷言    233
對數(shù)據(jù)的斷言    242
不使用局部變量    242
使用局部變量    245
形式化驗證工具的兼容性    250
總 結(jié)    250

第8章 系統(tǒng)級驗證

可擴展的驗證組件    252
XVC的結(jié)構(gòu)    253
XVC的實現(xiàn)    255
動作的實現(xiàn)    257
XVC管理器    261
預(yù)定義的XVC管理器    262
系統(tǒng)級驗證環(huán)境    263
塊互聯(lián)結(jié)構(gòu)的驗證    267
基本集成驗證    269
低層次系統(tǒng)功能驗證    271
系統(tǒng)認證驗證    272
驗證事務(wù)層模型    274
事務(wù)層接口    276
硬件輔助的驗證    277
外設(shè)測試塊的結(jié)構(gòu)    279
總 結(jié)    281

第9章 處理器集成驗證

軟件測試環(huán)境    283
基本軟件集成驗證    285
全系統(tǒng)驗證環(huán)境    286
軟件測試結(jié)構(gòu)    289
測試動作    292
編譯過程    296
測試的運行    298
引導(dǎo)模塊    299

總 結(jié)    300

附錄A VMM標(biāo)準庫技術(shù)說明書
VMM_VERSION    302
VMM_ENV    303
VMM_LOG    306
vmm_log_msg    319
vmm_log_format    320
vmm_log_callbacks    322
VMM_DATA    324
VMM_CHANNEL    330
VMM_BROADCAST    342
VMM_SCHEDULER    346
vmm_scheduler_election    350
VMM_NOTIFY    352
vmm_notification    357
VMM_XACTOR    358
vmm_xactor_callbacks    364
VMM_ATOMIC_GEN    364
VMM_SCENARIO_GEN    368

附錄B VMM檢查器庫
OVL 等價的檢查器（SVL）    381
高級檢查器    387

附錄C XVC標(biāo)準庫技術(shù)說明書
XVC_MANAGER    393
XVC_XACTOR    395
XVC_ACTION    397
VMM_XVC_MANAGER    399
注 意    400
文件結(jié)構(gòu)    401
命 令    403

附錄D 軟件驗證框架
基本類型    417
系統(tǒng)描述符    418
外設(shè)描述符    418
中斷描述符    421
DMA通道描述符    422
測試動作    423
低層次服務(wù)    429
高速緩存鎖定    434
中斷控制器    436
與XVC的軟件接口的連接    440
索 引     441
作者介紹     468