ARM原理與嵌入式系統(tǒng)實(shí)戰(zhàn)

第1章  ARM處理器概述        1
1.1  ARM公司簡(jiǎn)介        1
1.2  ARM微處理器的種類(lèi)        1
1.3  ARM的廣泛應(yīng)用        4
1.4  如何學(xué)習(xí)ARM        5
1.5  如何使用這本書(shū)        5
1.6  參考資料        6
基 礎(chǔ) 篇
第2章  ARM的常用存儲(chǔ)器        7
2.1  存儲(chǔ)器的分類(lèi)與存取原理        7
2.1.1  對(duì)稱(chēng)式        7
2.1.2  非對(duì)稱(chēng)式        8
2.2  對(duì)稱(chēng)式存儲(chǔ)器        9
2.2.1  ROM        9
2.2.2  SRAM        10
2.2.3  Flash Memory        12
2.3  非對(duì)稱(chēng)式存儲(chǔ)器        14
2.3.1  DRAM        14
2.3.2  SDRAM        16
2.4  總結(jié)        18
第3章  ARM內(nèi)核與SoC        19
3.1  ARM內(nèi)核和SoC的結(jié)構(gòu)        19
3.2  ARM內(nèi)核、高速緩存及寫(xiě)入緩沖區(qū)        20
3.2.1  高速緩存的定義        21
3.2.2  寫(xiě)入緩沖區(qū)的定義        22
3.3  調(diào)試接口簡(jiǎn)介        22
3.4  總結(jié)        24
第4章  ADS編譯器與AXD調(diào)試器        25
4.1  ADS編譯器        25
4.2  AXD調(diào)試器        25
4.3  ADS的偽指令        27
4.3.1  指導(dǎo)性偽指令        27
4.3.2  數(shù)據(jù)定義偽指令        30
4.3.3  輸出報(bào)告型偽指令        35
4.3.4  符號(hào)定義偽指令        36
4.3.5  匯編語(yǔ)言控制偽指令        42
4.3.6  與ARM匯編語(yǔ)言組合的偽指令        44
原 理 篇
第5章  ARM的硬件引導(dǎo)流程        47
5.1  ARM硬件引導(dǎo)的流程        47
5.1.1  電源        47
5.1.2  時(shí)鐘        48
5.1.3  系統(tǒng)復(fù)位        49
5.1.4  存儲(chǔ)器總線模式        50
5.2  ARM的存儲(chǔ)接口        50
第6章  ARM的操作模式及寄存器        56
6.1  ARM的存儲(chǔ)器格式及操作模式        56
6.1.1  大尾數(shù)法        56
6.1.2  小尾數(shù)法        56
6.2  ARM的寄存器        58
第7章  ARM的匯編語(yǔ)言        62
7.1  ARM的指令概述        62
7.1.1  ARM的指令格式        62
7.1.2  ARM 的指令摘要        63
7.2  條件字段        64
7.3  ARM指令說(shuō)明        65
7.3.1  跳轉(zhuǎn)和交換        65
7.3.2  跳轉(zhuǎn)和跳轉(zhuǎn)連結(jié)指令        67
7.3.3  數(shù)據(jù)處理指令        68
7.3.4  程序狀態(tài)寄存器的轉(zhuǎn)移指令        75
7.3.5  乘法和乘加運(yùn)算        77
7.3.6  長(zhǎng)乘法和長(zhǎng)乘加法運(yùn)算        79
7.3.7  單筆數(shù)據(jù)轉(zhuǎn)移指令        81
7.3.8  HALFWORD和有正負(fù)號(hào)的數(shù)據(jù)
轉(zhuǎn)移指令        84
7.3.9  整塊數(shù)據(jù)轉(zhuǎn)移指令        88
7.3.10  單個(gè)數(shù)據(jù)交換指令        95
7.3.11  軟件中斷指令        96
7.3.12  協(xié)處理器數(shù)據(jù)操作指令        97
7.3.13  協(xié)處理器的數(shù)據(jù)交換指令        99
7.3.14  協(xié)處理器寄存器的轉(zhuǎn)移指令        100
7.3.15  無(wú)定義的指令        102
7.4  指令集的范例        103
7.4.1  使用條件指令        103
7.4.2  除法和余數(shù)        103
7.4.3  溢出偵測(cè)        104
7.4.4  使用位移方法來(lái)做常數(shù)的乘法        105
第8章  ARM的異常事件        106
8.1  ARM的異常事件        106
8.1.1  異常的種類(lèi)和產(chǎn)生原因        106
8.1.2  異常向量表        107
8.2  ARM的軟件引導(dǎo)程序        108
8.3  如何編寫(xiě)ARM的異常事件        111
8.4  軟件中斷異常        115
8.4.1  軟件中斷的指令分析        115
8.4.2  軟件中斷的動(dòng)作        115
8.4.3  編寫(xiě)軟件中斷        116
8.5  總結(jié)        121
第9章  ADS編譯器的設(shè)置和匯編語(yǔ)言
的關(guān)系        122
9.1  編譯器的基本概念        122
9.2  預(yù)編譯        122
9.3  連接器的基本概念        124
9.4  在ADS下建立一個(gè)工程        126
9.5  ADS工程中文件所在位置及說(shuō)明        133
9.6  ADS其他重要設(shè)置        135
第10章  ARM的軟件引導(dǎo)流程        140
10.1  ADS的二進(jìn)制文件格式        140
10.2  ARM引導(dǎo)軟件的初始化        144
10.3  ARM的系統(tǒng)規(guī)劃        147
10.4  匯編語(yǔ)言和C語(yǔ)言的窗口        148
實(shí) 例 篇
第11章  S3C44B0X的系統(tǒng)架構(gòu)        152
11.1  時(shí)鐘和電源管理        152
11.2  系統(tǒng)總線控制器        153
11.3  外圍總線控制器        154
第12章  目標(biāo)芯片的主要硬件電路        156
12.1  電源電路        156
12.2  時(shí)鐘電路        156
12.3  復(fù)位電路        159
12.4  系統(tǒng)設(shè)定        160
12.5  內(nèi)存電路        161
12.6  ROM/SRAM存儲(chǔ)器區(qū)塊操作        163
12.7  ROM/SRAM區(qū)塊的電路        165
12.8  SDRAM區(qū)塊電路        167
第13章  存儲(chǔ)器控制器        170
13.1  存儲(chǔ)器映像        170
13.2  復(fù)位前的存儲(chǔ)器硬件設(shè)置        171
13.3  存儲(chǔ)器控制器寄存器        172
13.4  SROM存儲(chǔ)器控制器寄存器        173
13.5  SROM/SDRAM存儲(chǔ)器控制器寄存器        175
13.6  存儲(chǔ)器控制器的實(shí)例        181
13.6.1  硬件架構(gòu)        181
13.6.2  存儲(chǔ)器寄存器設(shè)置實(shí)例        183
13.7  存儲(chǔ)器控制器軟件設(shè)置實(shí)例        187
第14章  目標(biāo)芯片的系統(tǒng)配置        192
14.1  內(nèi)部存儲(chǔ)器        192
14.2  非高速緩存區(qū)域        193
14.3  寫(xiě)入緩沖區(qū)        194
14.4  目標(biāo)芯片系統(tǒng)配置的特殊寄存器        194
14.5  系統(tǒng)配置軟件設(shè)定實(shí)例        197
第15章  時(shí)鐘和電源管理        199
15.1  功能概述        199
15.2  相位鎖相回路        200
15.3  時(shí)鐘控制邏輯操作        201
15.3.1  相位鎖相回路的鎖定時(shí)間        201
15.3.2  電源復(fù)位        201
15.3.3  一般模式下改變相位鎖相回路
的設(shè)置        202
15.4  時(shí)鐘電路架構(gòu)        202
15.5  時(shí)鐘和相位鎖相回路產(chǎn)生器的使用
條件        203
15.6  電源管理        203
15.6.1  正常模式        203
15.6.2  空閑模式        203
15.6.3  停止模式        203
15.6.4  慢速空閑模式        205
15.6.5  慢速模式        205
15.6.6  喚醒與解凍狀態(tài)        207
15.6.7  電源管理設(shè)置注意事項(xiàng)        207
15.6.8  電源管理狀態(tài)模式轉(zhuǎn)換        208
15.7  時(shí)鐘及電源管理寄存器        209
15.8  軟件設(shè)置實(shí)例        211
第16章  目標(biāo)芯片的看門(mén)狗定時(shí)器        213
16.1  看門(mén)狗定時(shí)器操作原理        213
16.2  看門(mén)狗定時(shí)器的特殊寄存器        214
16.3  看門(mén)狗定時(shí)器的特殊寄存器        216
第17章  目標(biāo)芯片的引導(dǎo)程序
（不含中斷）        217
17.1  軟件引導(dǎo)流程        217
17.2  Init.s 程序說(shuō)明        217
17.3  Init1.s 程序說(shuō)明        224
17.4  Memcfg.s 定義文件說(shuō)明        229
17.5  Option.s 定義文件說(shuō)明        232
17.6  Init1工程的存儲(chǔ)器使用        233
第18章  目標(biāo)芯片的中斷控制器        236
18.1  中斷控制器的操作方法        236
18.1.1  程序狀態(tài)寄存器中的F-bit和I-bit        236
18.1.2  中斷模式        237
18.1.3  未處理中斷寄存器        237
18.1.4  中斷屏蔽寄存器        237
18.2  中斷源        237
18.3  中斷優(yōu)先級(jí)產(chǎn)生模塊        238
18.4  中斷優(yōu)先級(jí)順序        239
18.5  向量式中斷模式—僅提供中斷請(qǐng)求        239
18.6  向量式中斷的范例        240
18.7  非向量式中斷的范例        246
18.8  中斷控制器的特殊寄存器        247
第19章  目標(biāo)芯片的引導(dǎo)程序        258
第20章  進(jìn)入C語(yǔ)言之前        268
20.1  存儲(chǔ)器規(guī)劃        268
20.2  第一個(gè)以C為主的工程        269
20.2.1  再論ADS的設(shè)置        269
20.2.2  44b0工程內(nèi)容及路徑        269
20.2.3  C語(yǔ)言（44b0.c）與匯編語(yǔ)言
（SYSInit.s）的關(guān)系        270
20.2.4  44b0.h        271
20.2.5  什么是volatile        271
20.3  加入以調(diào)試為主的程序（44blib.c）
及通用頭文件（stdafx.h）        274
第21章  目標(biāo)芯片的輸入輸出端口        276
21.1  目標(biāo)芯片端口結(jié)構(gòu)總覽        276
21.2  端口的控制敘述        279
21.2.1  端口的結(jié)構(gòu)寄存器        279
21.2.2  端口的數(shù)據(jù)寄存器        279
21.2.3  端口的上拉寄存器        279
21.2.4  外部中斷控制寄存器        279
21.3  輸入輸出端口控制寄存器        280
21.3.1  端口A控制寄存器        280
21.3.2  端口B控制寄存器        280
21.3.3  端口C控制寄存器        281
21.3.4  端口D控制寄存器        282
21.3.5  端口E 控制寄存器        283
21.3.6  端口F控制寄存器        284
21.3.7  端口G控制寄存器        285
21.3.8  特殊上拉電阻控制寄存器        286
21.3.9  外部中斷控制寄存器        287
21.3.10  外部中斷未處理寄存器        288
21.4  目標(biāo)板對(duì)輸入輸出端口的設(shè)定        289
21.4.1  端口A的設(shè)定        289
21.4.2  端口B的設(shè)定        290
21.4.3  端口C的設(shè)定        291
21.4.4  端口D的設(shè)定        291
21.4.5  端口E的設(shè)定        291
21.4.6  端口F的設(shè)定        292
21.4.7  端口G的設(shè)定        293
21.5  PortInit函數(shù)        293
21.6  新增System.c到BootC.mcp        294
21.7  設(shè)定系統(tǒng)定義控制器        295
第22章  C語(yǔ)言的異常處理和中斷處理
程序        296
22.1  C語(yǔ)言的異常處理        296
22.2  C語(yǔ)言的中斷處理        299
第23章  異步串行收發(fā)器控制器        306
23.1  異步串行收發(fā)器的操作原理        306
23.1.1  數(shù)據(jù)發(fā)送        306
23.1.2  數(shù)據(jù)接收        307
23.1.3  自動(dòng)流量控制        308
23.1.4  無(wú)自動(dòng)流量控制        308
23.2  中斷或直接內(nèi)存存取的操作        309
23.3  異步串行收發(fā)器的先進(jìn)先出緩沖區(qū)的
錯(cuò)誤狀態(tài)指示        310
23.4  波特率的產(chǎn)生        311
23.5  回路檢查模式        311
23.6  中止信號(hào)        312
23.7  紅外線模式        312
23.8  異步串行收發(fā)器控制器的特殊
寄存器        312
23.9  異步串行收發(fā)器的實(shí)例        319
23.9.1  波特率        319
23.9.2  異步串行收發(fā)器數(shù)據(jù)的幀        320
23.9.3  以輪詢(xún)的方法來(lái)操作異步串行
收發(fā)器        322
23.9.4  用中斷的方法來(lái)操作異步串行
收發(fā)器        327
23.9.5  異步串行收發(fā)器的其他操作        335
23.9.6  加入U(xiǎn)art.c        335
第24章  存儲(chǔ)器控制器實(shí)例        338
24.1  LED的電路及其原理        338
24.2  Debug_LED 函數(shù)        339
24.3  總結(jié)        339
附錄          341