基于FPGA的EDA/SOPC技術與VHDL

第1章　緒論
　1.1　EDA技術的涵義
　1.2　EDA技術的發(fā)展歷程
　1.3　EDA技術實現目標
　1.4　硬件描述語言
　1.5　基于EDA工具的開發(fā)流程
　1.6　EDA的開發(fā)廠商與EDA工具軟件
　1.7　EDA的發(fā)展趨勢
　1.8　基于FPGA的SOPC技術
　1.9　互聯網上的EDA資源
　習題
第2章　可編程邏輯器件結構、編程與配置
　2.1　可編程邏輯器件概述
　　2.1.1　PLD的發(fā)展進程
　　2.1.2　可編程邏輯器件的分類
　2.2　基于乘積項的CPLD結構與工作原理
　2.3　基于查找表（Look-Up-Table）的FPGA結構與工作原理
　2.4　其他類型的FPGA、CPLD及工程選擇
　2.5　IP內核
　2.6　FPGA/CPLD測試技術
　2.7　FPGA/CPLD產品簡介
　　2.7.1　Lattice公司CPLD器件系列
　　2.7.2　Xilinx公司的FPGA和CPLD器件系列
　　2.7.3　Altera公司FPGA和CPLD器件系列
　2.8　CPLD和FPGA的編程與配置
　　2.8.1　利用ByteBlasterⅡ并口下載電纜進行配置
　　2.8.2　利用ByteBlasterMV并口下載電纜進行配置
　　2.8.3　利用MasterBlaster串行/USB通信電纜進行配置
　　2.8.4　利用BitBlaster串行下載電纜進行配置
　　2.8.5　利用FPGA的專用芯片進行配置
　　2.8.6　使用單片機配置FPGA
　　2.8.7　使用CPlD配置FPGA
　習題
第3章　硬件描述語言（VHDL）
　3.1　VHDL簡介
　　3.1.1　VHDL的產生
　　3.1.2　VHDL的特點
　3.2　VHDL程序結構
　　3.2.1　VHDL庫
　　3.2.2　VHDL程序包
　　3.2.3　實體
　　3.2.4　結構體
　　3.2.5　配置
　3.3　VHDL中的數據對象與數據類型
　　3.3.1　數據對象
　　3.3.2　數據類型
　3.4　基本詞法單元與操作符
　　3.4.1　VHDL中的詞法單元包括注釋、數字、字符、字符串和位串
　　3.4.2　VHDL中的操作符
　3.5　VHDL基本語句
　　3.5.1　并行語句
　　3.5.2　順序語句
　3.6　VHDL與硬件電路的對應
　　3.6.1　組合邏輯電路的VHDL描述
　　3.6.2　時序邏輯電路的VHDIL描述
　3.7　有限狀態(tài)機
　　3.7.1　一般狀態(tài)機的設計
　　3.7.2　Moore型有限狀態(tài)機的設計
　　3.7.3　Mealy型有限狀態(tài)機的設計
　　3.7.4　次態(tài)編碼及剩余狀態(tài)處理
第4章　QuartusⅡ功能及應用
　4.1　QuartusⅡ功能簡介
　　4.1.1　設計輸入
　　4.1.2　綜合
　　4.1.3　布局布線
　　4.1.4　時序分析
　　4.1.5　仿真
　　4.1.6　編程和配置
　　4.1.7　調試
　　4.1.8　系統級設計
　4.2　原理圖設計方法
　　4.2.1　建立QuartusⅡ工程文件
　　4.2.2　源文件原理圖的輸入
　　4.2.3　時序仿真
　4.3　VHDL文本輸入設計及引腳設置、下載和硬件測試
　　4.3.1　VHDL文本輸入設計方法
　　4.3.2　引腳設置、下載和硬件測試
　　4.3.3　對配置器件的編程下載
　4.4　頂層電路的設計
　4.5　LPM參數化宏功能模塊與IP的應用
　　4.5.1　宏模塊應用實例
　　4.5.2　在系統存儲器數據讀寫編輯器的應用
　　4.5.3　其他存儲器模塊的定制與應用
　　4.5.4　LPM嵌入式鎖相環(huán)的調用
　　4.5.5　IP核的使用
　4.6　Signal　TapⅡ嵌入式邏輯分析儀的使用
　　4.6.1　Signal　TapⅡ使用實例
　　4.6.2　Signal　TapⅡ的觸發(fā)信號的編輯
　4.7　多種LPM模塊應用實例
第5章　常用電路的設計
　5.1　鍵盤掃描電路的設計
　　5.1.1　鍵盤掃描電路框圖設計與工作原理
　　5.1.2　頂層電路設計
　5.2　DAC　0832接口電路及程序設計
　　5.2.1　DAC　0832接口電路及功能
　　5.2.2　DAC　0832接口電路的程序設計
　5.3　FPGA對LCD的控制電路
　　5.3.1　MDLS系列液晶顯示模塊
　　5.3.2　顯示模塊驅動電路的程序設計
　5.4　LED顯示管理電路
　　5.4.1　掃描信號發(fā)生器
　　5.4.2　顯示緩存器
　　5.4.3　多路選擇器
　　5.4.4　七段譯碼器
　　5.4.5　閃爍模塊
　　5.4.6　時鐘發(fā)生器
　　5.4.7　LED顯示管理頂層電路實現
　5.5　FPGA對LED顯示器的控制
　　5.5.1　FPGA實現LED靜態(tài)顯示控制
　　5.5.2　FPGA實現LED動態(tài)顯示控制
　5.6　只讀存儲器
　5.7　二進制振幅鍵控（ASK）調制器與解調器設計
　　5.7.1　ASK調制電路的VHDL程序
　　5.7.2　ASK解調電路的VHDL程序
　5.8　數字密碼鎖的設計
　5.9　多功能波形發(fā)生器的設計
　　5.9.1　多功能波形發(fā)生器的設計要求及系統組成
　　5.9.2　系統的軟件部分設計
第6章　MATLAB/DSP　Builder硬件模塊設計
　6.1　DSP　Builder元件庫簡介
　6.2　FSK調制器設計
　　6.2.1　建立設計模型
　　6.2.2　Simulink模型仿真
　　6.2.3　SignalCompiler使用方法
　　6.2.4　使用QuartusⅡ實現時序仿真
　　6.2.5　使用QuartusⅡ硬件測試與硬件實現
　6.3　直接數字合成DDS設計
　　6.3.1　直接數字合成DDS基本原理
　　6.3.2　用DSP　Builder設計DDS
　6.4　AM調制器設計
　　6.4.1　AM調制原理
　　6.4.2　AM調制器參數設置
　6.5　FSK硬件環(huán)HIL仿真設計
　6.6　使用FIR　IP　Core設計FIR濾波器
第7章　SOPC技術入門
　7.1　SOPC技術簡介
　7.2　NiosⅡ嵌入式軟核概況
　7.3　SOPC　Builder簡介
　7.4　基于NiosⅡ的工程的創(chuàng)建與實現
　7.5　典型NiosⅡ系統的創(chuàng)建
　7.6　簡單的片上可編程系統舉例
　7.7　利用ModelSim仿真
　7.8　嵌入式操作系統
參考文獻