計(jì)算機(jī)原理

第1章 緒論
　1.1 計(jì)算機(jī)的發(fā)展簡史
　1.2 計(jì)算機(jī)的特點(diǎn)
　1.3 計(jì)算機(jī)的分類
　1.4 計(jì)算機(jī)的發(fā)展趨勢
　1.5 計(jì)算機(jī)的應(yīng)用
　1.6 計(jì)算機(jī)系統(tǒng)的組成
　　1.6.1 計(jì)算機(jī)硬件系統(tǒng)
　　1.6.2 計(jì)算機(jī)軟件系統(tǒng)
　　1.6.3 計(jì)算機(jī)的工作過程
　習(xí)題一
第2章 數(shù)據(jù)在計(jì)算機(jī)中的表示
　2.1 數(shù)制
　　2.1.1 十進(jìn)制數(shù)
　　2.1.2 二進(jìn)制數(shù)
　　2.1.3 八進(jìn)制數(shù)
　　2.1.4 十六進(jìn)制數(shù)
　　2.1.5 二進(jìn)制與其他數(shù)制的比較
　2.2 數(shù)制間的轉(zhuǎn)換
　　2.2.1 二進(jìn)制數(shù)與十進(jìn)制數(shù)之間的相互轉(zhuǎn)換
　　2.2.2 八進(jìn)制數(shù)和十進(jìn)制數(shù)之間的相互轉(zhuǎn)換
　　2.2.3 十六進(jìn)制數(shù)與十進(jìn)制數(shù)之間的相互轉(zhuǎn)換
　2.3 二進(jìn)制數(shù)的運(yùn)算
　　2.3.1 算數(shù)運(yùn)算
　　2.3.2 邏輯運(yùn)算
　2.4 原碼、反碼和補(bǔ)碼
　　2.4.1 機(jī)器數(shù)與真值
　　2.4.2 原碼
　　2.4.3 反碼
　　2.4.4 補(bǔ)碼
　　2.4.5 利用模的概念時(shí)負(fù)數(shù)直接求補(bǔ)碼
　2.5 數(shù)的定點(diǎn)與浮點(diǎn)表示
　　2.5.1 數(shù)的定點(diǎn)表示
　　2.5.2 數(shù)的浮點(diǎn)表示
　　2.5.3 定點(diǎn)表示法與浮點(diǎn)表示法的比較
　2.6 常用編碼
　　2.6.1 8421碼
　　2.6.2 ASCII碼
　　2.6.3 邏輯數(shù)據(jù)　
　　2.6.4 漢字編碼
　習(xí)題二
第3章 運(yùn)算器和運(yùn)算方法
　3.1 定點(diǎn)運(yùn)算器的組成和結(jié)構(gòu)
　　3.1.1 算術(shù)邏輯運(yùn)算單元(ALU)
　　3.1.2 通用寄存器組
　　3.1.3 狀態(tài)寄存器
　　3.1.4 數(shù)據(jù)通路
　　3.1.5 定點(diǎn)運(yùn)算器的基本結(jié)構(gòu)
　3.2 算術(shù)邏輯運(yùn)算的基本電路
　　3.2.1 半加器
　　3.2.2 全加器
　3.3 定點(diǎn)加/減法運(yùn)算
　　3.3.1 定點(diǎn)補(bǔ)碼的加法運(yùn)算
　　3.3.2 定點(diǎn)補(bǔ)碼的減法運(yùn)算
　　3.3.3 無符號數(shù)的運(yùn)算
　　3.3.4 溢出
　習(xí)題三
第4章 指令系統(tǒng)
　4.1 概述
　4.2 指令格式
　　4.2.1 指令格式各部分的作用
　　4.2.2 指令格式的分類
　　4.2.3 操作碼格式
　4.3 尋址方式
　　4.3.1 立即尋址(Immediate Addxessing)
　　4.3.2 寄存器尋址(Register Addtessing)
　　4.3.3 直接尋址(Dixect Addressing)
　　4.3.4 寄存器間接尋址(Register Indlrect Addressing)
　　4.3.5 相對尋址(Relative Addressing)
　　4.3.6 基址變址尋址(Based Indexed Addressing)
　　4.3.7 相對基址變址尋址(Relative Based Indexed Addressing)
　　4.3.8 堆棧尋址(Stack Addressing)
　4.4 指令的類型和功能
　　4.4.1 數(shù)據(jù)傳送類指令
　　4.4.2 數(shù)據(jù)處理類指令
　　4.4.3 程序控制類指令
　　4.4.4 處理器控制類指令
　4.5 匯編語言
　習(xí)題四
第5章 中央處理器
　5.1 CPU的功能及組成
　　5.1.1 CPU的功能
　　5.1.2 CPU的組成
　5.2 指令周期
　5.3 時(shí)序
　　5.3.1 時(shí)序控制方式
　　5.3.2 多級時(shí)序的建立
　5.4 CPU的常用技術(shù)
　　5.4.1 與指令集有關(guān)的技術(shù)
　　5.4.2 與并行處理相關(guān)的技術(shù)
　　5.4.3 未來的技術(shù)走向
　5.5 微程序控制器
　　5.5.1 微程序控制器的一些基本概念
　　5.5.2 微程序控制器的組成
　　5.5.3 微程序控制技術(shù)的應(yīng)用
　習(xí)題五
第6章 存儲(chǔ)系統(tǒng)
　6.1 存儲(chǔ)器概述
　　6.1.1 存儲(chǔ)器的分類
　　6.1.2 存儲(chǔ)器的分級結(jié)構(gòu)
　　6.1.3 存儲(chǔ)器的性能指標(biāo)
　6.2 隨機(jī)讀寫存儲(chǔ)器(RAM)　
　　6.2.1 SRAM存儲(chǔ)器
　　6.2.2 DRAM存儲(chǔ)器
　6.3 只讀存儲(chǔ)器(ROM)
　　6.3.1 掩模式只讀存儲(chǔ)器(MROM)
　　6.3.2 可編程只讀存儲(chǔ)器(PROM)
　　6.3.3 光可擦除可編程只讀存儲(chǔ)器(EPROM)
　　6.3.4 電可擦除可編程只讀存儲(chǔ)器(EEPROM)
　6.4 高速緩沖存儲(chǔ)器(Cache)
　　6.4.1 Cache的必要性和可行性
　　6.4.2 Cache的工作原理
　　6.4.3 主存與Cache之間地址映射的方法
　　6.4.4 Cache的有關(guān)問題
　6.5 虛擬存儲(chǔ)器
　　6.5.1 虛擬存儲(chǔ)器的基本概念
　　6.5.2 虛擬存儲(chǔ)器的管理方式
　　6.5.3 虛擬存儲(chǔ)器的工作過程
　6.6 存儲(chǔ)保護(hù)
　　6.6.1 存儲(chǔ)區(qū)域保護(hù)
　　6.6.2 訪問方式保護(hù)
　習(xí)題六
第7章 總線系統(tǒng)
　7.1 概述
　　7.1.1 總線的概念
　　7.1.2 總線的分類
　　7.1.3 總線的特性
　7.2 總線結(jié)構(gòu)與接口
　　7.2.1 總線結(jié)構(gòu)
　　7.2.2 總線接口
　　7.3 總線的仲裁和數(shù)據(jù)傳送方式
　　7.3.1 總線的仲裁
　　7.3.2 總線的數(shù)據(jù)傳輸方式
　習(xí)題七
第8章 輸入/輸出系統(tǒng)
　8.1 輸入/輸出系統(tǒng)概述
　　8.1.1 輸入/輸出接口概述
　　8.1.2 常用輸入/輸出方式概述
　8.2 程序查詢方式
　8.3 程序中斷方式
　　8.3.1 中斷的基本概念
　　8.3.2 中斷方式的典型應(yīng)用
　　8.3.3 中斷系統(tǒng)的組成
　　8.3.4 中斷的處理過程
　　8.3.5 單級中斷和多級中斷
　8.4 DMA方式
　　8.4.1 DMA的概念和特點(diǎn)
　　8.4.2 DMA的傳送方式
　　8.4.3 DMA的工作流程
　8.5 通道方式
　　8.5.1 通道的基本概念
　　8.5.2 通道的類型
　　8.5.3 通道結(jié)構(gòu)的發(fā)展
　習(xí)題八
第9章 外圍設(shè)備
　9.1 外圍設(shè)備概述
　9.2 輸入設(shè)備
　　9.2.1 字符輸入設(shè)備(鍵盤)
　　9.2.2 圖形輸入設(shè)備
　　9.2.3 圖像輸入設(shè)備
　　9.2.4 模擬輸入設(shè)備
　9.3 輸出設(shè)備
　　9.3.1 顯示器
　　9.3.2 打印機(jī)
　9.4 外部存儲(chǔ)設(shè)備　
　　9.4.1 硬磁盤存儲(chǔ)器
　　9.4.2 軟磁盤存儲(chǔ)器
　　9.4.3 光盤存儲(chǔ)設(shè)備
　習(xí)題九