數(shù)字電子技術

緒論
第1章  半導體器件
1.1 半導體的基本知識3
1.1.1 本征半導體3
1.1.2 雜質(zhì)半導體4
1.1.3 PN結的形成和特性5
1.2 半導體二極管9
1.2.1 半導體二極管的結構9
1.2.2 半導體二極管的伏安特性9
1.2.3 半導體二極管的主要參數(shù)10
1.2.4 半導體二極管的應用12
1.2.5 特殊二極管12
1.3 雙極型半導體三極管15
1.3.1 三極管的結構16
1.3.2 三極管的電流分配與放大作用17
1.3.3 共射極電路的特性曲線20
1.3.4 三極管的主要參數(shù)22
1.4 場效應管24
1.4.1 結型場效應管25
1.4.2 絕緣場效應管28
1.4.3 場效應管的主要參數(shù)32
1.4.4 場效應管的特點及應用33
本章小結34
習題34
第2章  數(shù)字邏輯基礎
2.1 數(shù)字電路概述37
2.1.1 數(shù)字信號和數(shù)字電路37
2.1.2 數(shù)字電路的分類和特點37
2.1.3 數(shù)字電路的研究方法38
2.2 數(shù)的進制和二進制代碼38
2.2.1 常用的數(shù)制38
2.2.2 不同進制數(shù)之間的相互轉換41
2.2.3 二進制代碼43
2.3 邏輯代數(shù)及其基本運算46
2.3.1 邏輯代數(shù)的邏輯變量和正、負邏輯46
2.3.2 邏輯代數(shù)的3種基本運算46
2.4 邏輯代數(shù)的定律和規(guī)則48
2.4.1 邏輯代數(shù)的基本公式49
2.4.2 邏輯代數(shù)的三大規(guī)則50
2.4.3 若干常用公式51
2.5 常用的復合邏輯運算52
2.6 邏輯問題的幾種表示方法54
2.6.1 邏輯表達式和邏輯真值表54
2.6.2 邏輯圖56
2.6.3 波形圖和卡諾圖56
2.7 邏輯函數(shù)的代數(shù)化簡法57
2.7.1 邏輯函數(shù)化簡的意義和最簡的概念57
2.7.2 代數(shù)化簡邏輯函數(shù)的常用方法58
2.7.3 邏輯函數(shù)表達式不同形式的轉換60
2.8 邏輯函數(shù)的卡諾圖化簡法62
2.8.1 邏輯函數(shù)的最小項及其最小項表達式 63
2.8.2 邏輯函數(shù)的最大項及其最大項表達式64
2.8.3 邏輯函數(shù)的卡諾圖表示方法65
2.8.4 卡諾圖化簡邏輯函數(shù)的方法67
2.8.5 邏輯函數(shù)式的無關項71
2.8.6 具有無關項邏輯函數(shù)的化簡72
本章小結73
習題73
第3章  邏輯門電路
3.1 邏輯門電路概述75
3.1.1 邏輯門電路的特點及其類型75
3.1.2 半導體器件的開關特性75
3.2 基本邏輯門電路79
3.2.1 二極管與門和或門電路80
3.2.2 三極管非門電路81
3.3 TTL集成邏輯門電路82
3.3.1 TTL與非門的工作原理82
3.3.2 TTL與非門的電氣特性與參數(shù) 85
3.3.3 改進的TTL與非門91
3.3.4 集電極開路與非門和三態(tài)與非門93
3.3.5 TTL數(shù)字集成電路的系列和特點 98
3.3.6 TTL集成門電路的使用注意事項100
3.4 其他類型的雙極型數(shù)字集成電路簡介102
3.4.1 射極耦合邏輯電路（ECL）102
3.4.2 集成注入邏輯電路(I2L)104
3.5 MOS集成邏輯門電路106
3.5.1 CMOS非門106
3.5.2 CMOS傳輸門和雙向模擬開關109
3.5.3 CMOS與非門和或非門110
3.5.4 CMOS漏極開路門和三態(tài)門111
3.5.5 CMOS數(shù)字集成邏輯電路的系列112
3.5.6 CMOS邏輯電路的特點113
3.5.7 CMOS邏輯門電路的使用注意事項114
3.6 集成邏輯門接口技術116
3.6.1 用TTL電路驅動CMOS電路116
3.6.2 用CMOS電路驅動TTL電路117
3.6.3 TTL(CMOS)電路驅動大電流負載118
本章小結119
習題119
第4章  組合邏輯電路
4.1 組合邏輯電路概述122
4.1.1 組合邏輯電路的特點122
4.1.2 組合邏輯電路的邏輯功能描述122
4.1.3 組合邏輯電路的類型和研究方法123
4.2 組合邏輯電路的分析方法和設計方法123
4.2.1 組合邏輯電路的分析方法123
4.2.2 組合邏輯電路的設計方法124
4.3 組合電路的競爭冒險現(xiàn)象127
4.3.1 競爭冒險的產(chǎn)生原因128
4.3.2 競爭冒險的判斷和識別128
4.3.3 競爭冒險的消除129
4.4 加法器和數(shù)值比較器130
4.4.1 加法器130
4.4.2 數(shù)值比較器135
4.5 數(shù)據(jù)選擇器和數(shù)據(jù)分配器138
4.5.1 數(shù)據(jù)選擇器138
4.5.2 數(shù)據(jù)分配器141
4.6 編碼器和譯碼器142
4.6.1 編碼器142
4.6.2 譯碼器149
4.6.3 集成中規(guī)模譯碼器的應用156
本章小結159
習題159
第5章  觸發(fā)器
5.1 觸發(fā)器概述162
5.1.1 觸發(fā)器的特點162
5.1.2 觸發(fā)器的分類162
5.2 基本RS觸發(fā)器163
5.2.1 基本RS觸發(fā)器的電路結構和工作原理 163
5.2.2 基本RS觸發(fā)器的功能描述方法164
5.2.3 基本RS觸發(fā)器的工作特點165
5.3 同步時鐘觸發(fā)器166
5.3.1 同步RS觸發(fā)器166
5.3.2 同步D觸發(fā)器167
5.3.3 同步JK觸發(fā)器168
5.3.4 同步T觸發(fā)器和T′觸發(fā)器168
5.3.5 同步觸發(fā)器的工作特點169
5.4 主從時鐘觸發(fā)器169
5.4.1 主從RS觸發(fā)器170
5.4.2 主從JK觸發(fā)器171
5.4.3 主從觸發(fā)器的工作特點172
5.5 邊沿觸發(fā)器172
5.5.1 維持阻塞式D觸發(fā)器173
5.5.2 利用門延遲時間的邊沿觸發(fā)器174
5.5.3 CMOS傳輸門型邊沿觸發(fā)器175
5.5.4 集成邊沿觸發(fā)器介紹177
5.5.5 邊沿觸發(fā)器時序圖的畫法178
5.6 集成觸發(fā)器使用中應注意的幾個問題179
5.6.1 集成觸發(fā)器的脈沖工作特性179
5.6.2 集成觸發(fā)器的參數(shù)181
5.6.3 電路結構和邏輯功能的關系182
5.6.4 觸發(fā)器的選擇和使用183
5.6.5 不同類型時鐘觸發(fā)器之間的轉換183
本章小結185
習題185
第6章  時序邏輯電路
6.1 時序邏輯電路概述188
6.1.1 時序邏輯電路的概念和特點188
6.1.2 時序邏輯電路的分類189
6.1.3 時序邏輯電路的功能描述 189
6.2 時序邏輯電路的分析方法190
6.2.1 分析時序邏輯電路的一般步驟190
6.2.2 時序邏輯電路分析舉例191
6.3 計數(shù)器195
6.3.1 二進制計數(shù)器196
6.3.2 十進制計數(shù)器201
6.3.3 集成計數(shù)器205
6.3.4 任意進制計數(shù)器的構成210
6.3.5 計數(shù)器的應用217
6.4 寄存器219
6.4.1 狀態(tài)寄存器220
6.4.2 移位寄存器221
6.4.3 移位寄存器在數(shù)據(jù)傳送系統(tǒng)中的應用225
6.4.4 移位寄存器構成移存型計數(shù)器226
6.5 順序脈沖發(fā)生器和序列信號發(fā)生器229
6.5.1 順序脈沖發(fā)生器229
6.5.2 序列信號發(fā)生器232
6.6 時序邏輯電路的設計234
6.6.1 同步時序邏輯電路設計的一般步驟234
6.6.2 同步時序邏輯電路設計舉例235
6.7 時序邏輯電路中的競爭冒險240
本章小結241
習題242
第7章  脈沖信號的產(chǎn)生與整形
7.1 概述245
7.1.1 脈沖信號的特點及主要參數(shù)245
7.1.2 脈沖產(chǎn)生與整形電路的特點245
7.2 施密特觸發(fā)器246
7.2.1 門電路構成的施密特觸發(fā)器246
7.2.2 集成施密特觸發(fā)器248
7.2.3 施密特觸發(fā)器的應用248
7.3 單穩(wěn)態(tài)觸發(fā)器250
7.3.1 門電路構成的單穩(wěn)態(tài)觸發(fā)器250
7.3.2 集成單穩(wěn)態(tài)觸發(fā)器252
7.3.3 單穩(wěn)態(tài)觸發(fā)器的應用255
7.4 多諧振蕩器256
7.4.1 門電路構成的多諧振蕩器257
7.4.2 石英晶體多諧振蕩器259
7.4.3 施密特觸發(fā)器構成的多諧振蕩器260
7.5 555定時器及其應用260
7.5.1 CC7555的電路結構和工作原理261
7.5.2 555定時器構成的施密特觸發(fā)器262
7.5.3 555定時器構成的單穩(wěn)態(tài)觸發(fā)器263
7.5.4 555定時器構成的多諧振蕩器265
7.5.5 555定時器綜合應用實例267
本章小結269
習題270
第8章  半導體存儲器
8.1 半導體存儲器概述272
8.2 只讀存儲器272
8.2.1 掩模ROM273
8.2.2 可編程只讀存儲器（PROM）275
8.2.3 可擦除可編程只讀存儲器276
8.2.4 只讀存儲器芯片簡介280
8.3 隨機存儲器280
8.3.1 RAM的基本電路結構281
8.3.2 RAM的存儲單元282
8.3.3 RAM芯片簡介285
8.4 存儲器容量的擴展286
8.4.1 位數(shù)的擴展286
8.4.2 字數(shù)的擴展286
8.4.3 RAM的字數(shù)、位數(shù)同時擴展287
8.5 存儲器的應用288
8.5.1 存儲器實現(xiàn)組合邏輯函數(shù)288
8.5.2 存儲數(shù)據(jù)、程序290
本章小結291
習題291
第9章  可編程邏輯器件
9.1 概述293
9.2 可編程邏輯器件(PLD)的基本結構和表示方法294
9.2.1 PLD的基本結構295
9.2.2 PLD器件的表示方法295
9.3 現(xiàn)場可編程邏輯陣列（FPLA或PLA）296
9.3.1 PROM的結構296
9.3.2 FPLA的結構297
9.3.3 FPLA器件的應用298
9.4 可編程陣列邏輯PAL299
9.4.1 PAL的基本電路結構299
9.4.2 PAL的輸出電路結構和反饋形式300
9.4.3 PAL器件的應用302
9.4.4 PAL的特點306
9.5 通用陣列邏輯GAL306
9.5.1 常用GAL芯片的結構306
9.5.2 GAL的輸出邏輯宏單元（OLMC）309
9.5.3 GAL器件的特點313
9.6 高密度PLD314
9.6.1 可擦除的可編程邏輯器件（EPLD）314
9.6.2 復雜的可編程邏輯器件（CPLD）317
9.6.3 現(xiàn)場可編程門陣列（FPGA）320
9.7 可編程邏輯器件的開發(fā)324
9.7.1 在系統(tǒng)可編程技術324
9.7.2 可編程邏輯器件的設計過程 325
9.7.3 邊界掃描測試技術327
本章小結328
習題329
第10章  D/A轉換和A/D轉換
10.1 概述330
10.2 D/A轉換器（DAC） 331
10.2.1 D/A轉換器的基本工作原理331
10.2.2 D/A轉換器的主要電路形式331
10.2.3 D/A轉換器的主要技術指標 335
10.2.4 常用集成D/A轉換器簡介335
10.3 A/D轉換器（ADC）338
10.3.1 A/D轉換器的基本工作過程338
10.3.2 A/D轉換器的主要電路形式340
10.3.3 A/D轉換器的主要技術指標 349
10.3.4 集成A/D轉換電路350
本章小結354
習題355
附錄A 數(shù)字電路系統(tǒng)的設計
A.1 數(shù)字電路系統(tǒng)的組成356
A.2 數(shù)字電路系統(tǒng)的方框圖描述法357
A.3 多路可編程控制器的設計與制作357
A.3.1 多路可編程控制器的電路設計357
A.3.2 電路制作與測試360
A.4 數(shù)字頻率計的設計與制作362
A.4.1 數(shù)字頻率計電路設計362
A.4.2 數(shù)字頻率計的制作與調(diào)試365
A.5 數(shù)字電路系統(tǒng)設計與制作的一般方法366
A.5.1 數(shù)字電路系統(tǒng)設計的一般方法366
A.5.2 數(shù)字電路系統(tǒng)的安裝與調(diào)試368
附錄B 數(shù)字系統(tǒng)一般故障的檢查和排除
B.1 常見故障370
B.2 產(chǎn)生故障的主要原因371
B.3 查找故障的常用方法371
B.4 故障的排除373
附錄C 國產(chǎn)半導體集成電路型號命名法（GB3430—82）
C.1 型號的組成374
C.2 實際器件舉例374
附錄D 本書常用文字符號
D.1 晶體管符號375
D.2 電壓、電流和功率符號375
D.3 電阻、電導和電容符號377
D.4 時間和頻率符號377
D.5 邏輯器件及其他符號378
D.6 其他參數(shù)符號379
參考文獻380