Cadence電路設(shè)計(jì)入門與應(yīng)用

前言第1章 EDA軟件概述 1.1 常用EDA軟件的介紹 1.1.1 EDA技術(shù)的發(fā)展 1.1.2 常用EDA軟件的簡(jiǎn)單介紹 1.2 Cadence軟件的介紹 1.3 本章小結(jié)第2章 Cadence軟件的運(yùn)行環(huán)境及安裝 2.1 Cadence軟件的運(yùn)行環(huán)境 2.2 Cadence軟件的安裝 2.3 本章小結(jié)第3章 Cadence軟件工具的簡(jiǎn)介及操作說明 3.1 CadenceSPB工具概述 3.2 PCBLibrarianExpert 3.3 ConceptHDL 3.4 AllegroPCBDesign 3.5 AllegroPCB：Router 3.6 SPECCTRAQuest 3.7 ConstraintManager 3.8 本章小結(jié)第4章 項(xiàng)目管理器介紹 4.1 如何建立一個(gè)新的項(xiàng)目 4.2 使用Project進(jìn)行一系列的設(shè)計(jì) 4.3 本章小結(jié)第5章 CadencePCB封裝庫(kù)的制作及使用 5.1 PCB封裝庫(kù)的建立 5.2 PCB封裝庫(kù)的制作 5.2.1 表面貼裝的制作 5.2.2 通孔插裝的制作 5.2.3 PCB封裝庫(kù)的制作 5.2.4 PCB封裝庫(kù)的管理與使用 5.3 本章小結(jié)第6章 Cadtence原理圖庫(kù)的制作及使用 6.1 原理圖庫(kù)的建立 6.2 原理圖庫(kù)的制作 6.3 原理圖庫(kù)的管理與使用 6.4 本章小結(jié)第7章 ConceptHDL原理圖設(shè)計(jì) 7.1 原理圖設(shè)計(jì)的基礎(chǔ) 7.1.1 原理圖設(shè)計(jì)的規(guī)范 7.1.2 原理圖設(shè)計(jì)的流程 7.2 ConceptHDL的界面 7.2.1 菜單欄 7.2.2 工具欄 7.3 ConceptHDL的使用 7.3.1 ConceptHDL的打開 7.3.2 ConceptHDL的設(shè)置 7.3.3 ConceptHDL的基本操作 7.4 繪制原理圖 7.4.1 新建一個(gè)項(xiàng)目 7.4.2 平鋪結(jié)構(gòu)和層次結(jié)構(gòu) 7.4.3 添加元件庫(kù) 7.4.4 完成原理圖的繪制 7.5 層次原理圖的設(shè)計(jì) 7.5.1 層次化設(shè)計(jì)的特點(diǎn) 7.5.2 自上向下的設(shè)計(jì) 7.5.3 自下向上的設(shè)計(jì) 7.6 原理圖設(shè)計(jì)的后處理 7.6.1 原理圖設(shè)計(jì)打包 7.6.2 幾項(xiàng)全局命令的使用 7.6.3 原理圖設(shè)計(jì)的檢查 7.6.4 原理圖設(shè)計(jì)的輸出 7.7 原理圖的打印 7.7.1 打印歸檔的注意事項(xiàng) 7.7.2 打印的設(shè)置 7.7.3 打印輸出 7.8 原理圖設(shè)計(jì)的小技巧匯總 7.9 本章小結(jié)第8章 AllegroPCB設(shè)計(jì) 8.1 PCB設(shè)計(jì)概述 8.2 原理圖輸出到PCB 8.3 PCBEditor軟件的介紹 8.3.1 PCBEditor的打開 8.3.2 Allegro界面的介紹 8.3.3 Allegro界面的各欄介紹 8.4 Allegro的環(huán)境設(shè)置 8.4.1 Allegro的文件類型描述 8.4.2 Allegro工作文件的設(shè)定 8.5 機(jī)械symbol的繪制 8.5.1 普通繪制方法 8.5.2 毛坯圖導(dǎo)入法 8.6 電路板的建立 8.6.1 機(jī)械Symbol的添加 8.6.2 元件的放置 8.6.3 PCB疊層的設(shè)置 8.6.4 調(diào)色板的設(shè)置 8.7 PCB設(shè)計(jì)中的規(guī)則設(shè)置 8.7.1 標(biāo)準(zhǔn)的設(shè)計(jì)規(guī)則 8.7.2 高級(jí)的設(shè)計(jì)規(guī)則——間距規(guī)則的設(shè)定 8.7.3 高級(jí)的設(shè)計(jì)規(guī)則——物理規(guī)則的設(shè)定 8.7.4 區(qū)域規(guī)則的設(shè)定 8.7.5 規(guī)則的分配 8.7.6 規(guī)則的檢查 8.8 PCB設(shè)計(jì)布局 8.8.1 PCB布局的注意事項(xiàng) 8.8.2 PCB手動(dòng)布局常用的命令介紹 8.8.3 PCB的自動(dòng)布局 8.9 PCB設(shè)計(jì)布線 8.9.1 PCB布線的基礎(chǔ)知識(shí) 8.9.2 添加過孔 8.9.3 PCB手動(dòng)布線常用的命令介紹 8.9.4 PCB的自動(dòng)布線 8.10 敷銅 8.10.1 正片敷銅 8.10.2 負(fù)片敷銅 8.10.3 敷銅層的編輯 8.11 本章小結(jié)第9章 生成印制電路板加工文件 9.1 生成PCB加工文件的簡(jiǎn)單介紹 9.2 生成光繪文件 9.2.1 光繪文件的組成及類型 9.2.2 光繪文件的參數(shù)設(shè)置 9.2.3 光繪文件的內(nèi)容設(shè)置 9.2.4 生成光繪文件 9.3 生成鉆孔文件 9.4 本章小結(jié)第10章 AuegroPCB設(shè)計(jì)中的約束管理 10.1 約束管理器概述 10.2 約束管理器 10.2.1 約束管理器的打開 10.2.2 約束管理器界面的概述 10.3 布線的約束設(shè)置 10.3.1 創(chuàng)建Bus 10.3.2 線路設(shè)置 10.3.3 阻抗設(shè)置 10.3.4 設(shè)置最?。畲髠鬏斞訒r(shí) 10.3.5 設(shè)置總的布線長(zhǎng)度 10.3.6 設(shè)置差分對(duì) 10.3.7 設(shè)置相對(duì)傳輸延時(shí) 10.4 約束管理器的其他設(shè)置 10.4.1 信號(hào)完整性的約束設(shè)置 10.4.2 時(shí)序的約束設(shè)置 10.5 定制電氣約束規(guī)則 10.5.1 創(chuàng)建電氣約束 10.5.2 調(diào)用電氣約束 10.6 打開DRC設(shè)置 10.7 本章小結(jié)第11章 SPECCTRA布線工具 11.1 從PCB設(shè)計(jì)到SPECCTRA 11.2 SPECCTRA的界面及菜單介紹 11.3 SPECCTRA的基本操作 11.4 SPECCTRA的規(guī)則設(shè)置 11.5 手動(dòng)布線 11.6 自動(dòng)布線 11.6.1 自動(dòng)布線器的布線模式 11.6.2 自動(dòng)布線器規(guī)則的優(yōu)先級(jí) 11.6.3 自動(dòng)扇孔 11.6.4 普通自動(dòng)布線 11.6.5 Smart_route命令布線及使用DO文件布線 11.6.6 布線后的命令 11.7 本章小結(jié)第12章 SPECCTRAQuest——信號(hào)仿真 12.1 概述 12.2 仿真設(shè)置 12.2.1 打開仿真分析工具 12.2.2 打開仿真設(shè)置 12.2.3 疊層設(shè)置 12.2.4 設(shè)置DC電壓 12.2.5 元件設(shè)置 12.2.6 賦予SI模型 12.2.7 SI的檢查 12.3 PCB的預(yù)仿真 12.3.1 打開仿真文件 12.3.2 基本仿真參數(shù)設(shè)置 12.3.3 仿真信號(hào)的提取 12.3.4 查看提取出來(lái)的仿真信號(hào)參數(shù) 12.3.5 SigXplorer中仿真前的參數(shù)設(shè)置 12.3.6 設(shè)置仿真分析內(nèi)容 12.3.7 使用Sigwave工具查看波形 12.4 修改拓?fù)淠Ｐ透纳品抡娼Y(jié)果 12.4.1 修改匹配電阻的阻值 12.4.2 修改拓?fù)浣Y(jié)構(gòu) 12.5 設(shè)置添加約束 12.5.1 設(shè)定長(zhǎng)度約束 12.5.2 產(chǎn)生電氣約束 12.5.3 將約束規(guī)則加到PCB中 12.6 后仿真過程 12.6.1 仿真信號(hào)提取的前設(shè)置 12.6.2 仿真信號(hào)的提取 12.7 本章小結(jié)第13章 PCB設(shè)計(jì)的可靠性 13.1 PCB可靠性設(shè)計(jì)的總體原則 13.1.1 確定PCB中的高速區(qū)域 13.1.2 電源線和地線的設(shè)計(jì) 13.1.3 電磁兼容設(shè)計(jì) 13.1.4 混合信號(hào)的PCB設(shè)計(jì) 13.2 電源和地對(duì)PCB可靠性的影響 13.2.1 電源完整性設(shè)計(jì) 13.2.2 地線設(shè)計(jì) 13.3 去耦電容對(duì)PCB可靠性的影響 13.4 電磁兼容對(duì)PCB可靠性的影響 13.4.1 元件的選擇 13.4.2 元件的布局 13.4.3 PCB的布線 13.4.4電路設(shè)計(jì) 13.5 熱影響 13.6 混合信號(hào)的處理 13.7 本章小結(jié)第14章 印制電路板設(shè)計(jì)實(shí)例(一) 14.1 項(xiàng)目的提出 14.2 整體設(shè)計(jì)規(guī)劃 14.3 創(chuàng)建項(xiàng)目工程文件 14.4 建立元件庫(kù) 14.4.1 原理圖庫(kù)設(shè)計(jì) 14.4.2 PCB封裝庫(kù)的設(shè)計(jì) 14.5 原理圖設(shè)計(jì) 14.6 PCB設(shè)計(jì) 14.7 生產(chǎn)文件輸出 14.8 本章小結(jié)第15章 印制電路板設(shè)計(jì)實(shí)例(二) 15.1 項(xiàng)目的提出 15.2 整體設(shè)計(jì)規(guī)劃 15.3 創(chuàng)建項(xiàng)目工程文件 15.4 建立元件庫(kù) 15.5 原理圖設(shè)計(jì) 15.6 PCB設(shè)計(jì) 15.7 生產(chǎn)文件輸出 15.8 本章小結(jié)附錄 附錄A 信號(hào)仿真分析常用名詞解釋 附錄B 常用的疊層設(shè)置 附錄C 設(shè)計(jì)中常用的小技巧參考文獻(xiàn)