微機(jī)原理與接口技術(shù)

第1章 概 述
　1.1 計算機(jī)的基本結(jié)構(gòu)和工作原理
　　1.1.1 計算機(jī)的基本結(jié)構(gòu)
　　1.1.2 計算機(jī)的工作原理
　1.2 微型計算機(jī)的系統(tǒng)結(jié)構(gòu)
　　1.2.1 微型計算機(jī)的系統(tǒng)與系統(tǒng)的層次結(jié)構(gòu)
　　1.2.2 微型計算機(jī)的硬件結(jié)構(gòu)
　1.3 微型計算機(jī)的基本數(shù)據(jù)類型
　1.4 數(shù)制及其轉(zhuǎn)換
　　1.4.1 進(jìn)位計數(shù)制（二、八、十、十六進(jìn)制數(shù)）
　　1.4.2 數(shù)制間的轉(zhuǎn)換
　1.5 原碼、反碼和補(bǔ)碼
　　1.5.1 機(jī)器數(shù)與真值
　　1.5.2 原碼、反碼與補(bǔ)碼
　　1.5.3 溢出的概念
　　1.5.4 定點(diǎn)數(shù)與浮點(diǎn)數(shù)
　1.6 數(shù)字與字符的編碼
　　1.6.1 數(shù)字的編碼（BCD碼）
　　1.6.2 字符的編碼
　　1.6.3 漢字的編碼
第2章 8086微處理器
　2.1 8086系統(tǒng)結(jié)構(gòu)
　　2.1.1 8086內(nèi)部結(jié)構(gòu)
　　2.1.2 寄存器組
　　2.1.3 總線周期
　2.2 8086引腳及功能
　　2.2.1 結(jié)構(gòu)
　　2.2.2 工作模式
　　2.2.3 芯片引腳功能
　2.3 8086微機(jī)系統(tǒng)存儲器結(jié)構(gòu)
　　2.3.1 存儲器組織
　　2.3.2 輸入/輸出組織
　2.4 最小與最大模式系統(tǒng)
　　2.4.1 最小模式系統(tǒng)
　　2.4.2 最大模式系統(tǒng)
第3章 半導(dǎo)體存儲器
　3.1 概述
　　3.1.1 半導(dǎo)體存儲器的分類
　　3.1.2 半導(dǎo)體存儲器的組成
　　3.1.3 半導(dǎo)體存儲器的主要性能指標(biāo)
　3.2 隨機(jī)存儲器（RAM）
　　3.2.1 靜態(tài)隨機(jī)存儲器（SRAM）
　　3.2.2 動態(tài)隨機(jī)存儲器（DRAM）
　3.3 只讀存儲器（ROM）
　　3.3.1 掩膜ROM
　　3.3.2 可編程ROM（PROM）
　　3.3.3 可擦除、可編程ROM（EPROM）
　　3.3.4 電可擦除可編程ROM（EEPROM）
　　3.3.5 Flash存儲器
　3.4 存儲器與CPU的接口技術(shù)
　　3.4.1 存儲器與CPU的連接
　　3.4.2 簡單的8086存儲器子系統(tǒng)的設(shè)計
第4章 8086指令系統(tǒng)
　4.1 概 述
　　4.1.1 8086指令的基本內(nèi)容
　　4.1.2 8086指令的基本格式
　　4.1.3 8086CPU的尋址方式
　4.2 8086CPU指令系統(tǒng)
　　4.2.1 數(shù)據(jù)傳送類指令
　　4.2.2 算術(shù)運(yùn)算類指令
　　4.2.3 邏輯運(yùn)算與移位類指令
　　4.2.4 串操作類指令
　　4.2.5 控制轉(zhuǎn)移類指令
　　4.2.6 處理器控制指令
第5章 匯編語言程序設(shè)計
　5.1 匯編語言程序設(shè)計基礎(chǔ)
　　5.1.1 程序設(shè)計語言概述
　　5.1.2 匯編語言源程序的格式
　5.2 偽操作命令
　　5.2.1 數(shù)據(jù)定義語句
　　5.2.1 表達(dá)式賦值語句
　　5.2.3 段定義語句
　　5.2.4 過程定義語句
　　5.2.5 程序開始和結(jié)束語句
　　5.2.6 外部偽指令及對準(zhǔn)偽指令
　5.3 匯編語言程序設(shè)計
　　5.3.1 程序設(shè)計基本步驟
　　5.3.2 匯編語言程序設(shè)計應(yīng)注意的問題
　　5.3.3 程序的基本結(jié)構(gòu)與基本程序設(shè)計
第6章 8086CPU的總線操作與時序
　6.1 時鐘周期、總線周期和指令周期
　6.2 系統(tǒng)的復(fù)位操作
　6.3 總線操作與時序
　　6.3.1 基本的總線周期
　　6.3.2讀總線周期
　　6.3.3 寫總線周期
　　6.3.4 最小模式下總線請求與響應(yīng)
　　6.3.5 中斷響應(yīng)周期
第7章 輸A/輸出技術(shù)
　7.1 I/O接口概述
　　7.1.1 I/O接口的功能
　　7.1.2 CPU與LzO之間的接口信號
　7.2 VO端口及其尋址方式
　　7.2.1 存儲器映像的I/O尋址方式
　　7.2.2 UO端口單獨(dú)尋址方式
　7.3 CPU與外設(shè)之間的數(shù)據(jù)傳送方式
　　7.3.1 五條件傳送方式
　　7.3.2查詢傳送方式
　　7.3.3 中斷傳送方式
　　7.3.4 DMA方式（Direct Memery_Access）
第8章 中斷技術(shù)
　8.1 中斷和中斷系統(tǒng)
　　8.1.1 中斷的概念
　　8.1.2 中斷源
　　8.1.3 中斷系統(tǒng)的功能
　8.2 中斷的處理過程
　　8.2.1 CPU對中斷的控制
　　8.2.2 CPU對中斷的響應(yīng)及中斷過程
　　8.2.3 中斷源及其優(yōu)先權(quán)的識別
　8.3 中斷控制器8259A
　　8.3.1 8259A的組成和接口信號
　　8.3.2 8259A處理中斷的過程
　　8.3.3 8259A的級聯(lián)連接
　　8.3.4 8259A的命令字
　8.4 80 X86 PC機(jī)的中斷系統(tǒng)和中斷指令
　　8.4.1 外部中斷
　　8.4.2 內(nèi)部中斷
　　8.4.3 中斷向量表
　　8.4.4 中斷響應(yīng)和處理過程
　8.5 可屏蔽中斷服務(wù)程序的設(shè)計
　　8.5.1 中斷服務(wù)程序入口地址的裝入
　　8.5.2 中斷屏蔽與中斷結(jié)束的處理
第9章 定時/計數(shù)技術(shù)
　9.1 定時與計數(shù)
　9.2 Inte18253可編程定時/計數(shù)器
　　9.2.1 8253的基本功能和內(nèi)部結(jié)構(gòu)
　　9.2.2 8253的引腳信號
　　9.2.3 8253的工作方式
　　9.2.4 8253的控制字與初始化編程
　　9.2.5 8253的應(yīng)用舉例
第10章 并行I/O接口8255A
　10.1 可編程并行UO接口芯片8255A
　　10.1.1 8255A的內(nèi)部結(jié)構(gòu)和引腳功能
　　10.1.2 8255A的控制字及其工作方式
　10.2 8255A的應(yīng)用舉例
　　10.2.1 8255A方式0的簡單應(yīng)用
　　10.2.2 8255A與打印機(jī)接口
　　10.2.3 8255A與LED數(shù)碼管接口
第11章 串行通信及接口電路
　11.1 串行通信
　　11.1.1 概述
　　11.1.2 串行接口標(biāo)準(zhǔn)EIA RS-232
　11.2 Intel 8251A可編程通信接口
　　11.2.1 8251的基本性能
　　11.2.2 8251的方框圖
　　11.2.3 接口信號
　　11.2.4 825l的編程
　　11.2.5 8251應(yīng)用舉例
　11.3 USB接口與標(biāo)準(zhǔn)
　　11.3.1 USB簡介
　　11.3.2 USB基本架構(gòu)與總線架構(gòu)
　　11.3.3 USB接口的電氣特性
第12章 數(shù)/模和模/數(shù)轉(zhuǎn)換接口
　12.1 D/A與A/D接口概述
　　12.1.1 模擬量的輸入與輸出通道
　　12.1.2 模/數(shù)轉(zhuǎn)換器（ADC）的主要技術(shù)性能
　　12.1.3 數(shù)/模轉(zhuǎn)換器（DAC）的主要技術(shù)性能
　12.2 DAC0832數(shù)/模轉(zhuǎn)換器
　　12.2.1 DAC0832的內(nèi)部結(jié)構(gòu)與引腳圖
　　12.2.2 DAC0832的工作方式
　　12.2.3 DAC0832與CPU的接口
　12.3 ADC0809模/數(shù)轉(zhuǎn)換器
　　12.3.1 ADC0809的內(nèi)部結(jié)構(gòu)與引腳圖
　　12.3.2 ADC0809與CPU的連接
第13章 從8086到pentium的最新技術(shù)發(fā)展
　13.1 從16位微處理器到16位單片機(jī)
　　13.1.1 回顧8086/8088微處理器
　　13.1.2 單片機(jī)80186嵌入式系統(tǒng)
　　13.1.3 單片機(jī)80186應(yīng)用舉例
　13.2 80286微處理器
　　13.2.1 80286微處理器的兩種模式
　　13.2.2 80386微處理器的工作模式
　13.3 新一代微處理器pentium
附錄A ASCⅡ碼字符表
附錄B 8086指令系統(tǒng)表
附錄C 8086指令對狀態(tài)標(biāo)志位的影響