數(shù)字設(shè)計(jì)：原理與實(shí)踐（第4版）

定　價(jià)：￥75.00

作　者：	（美）韋克利
出版社：	高等教育出版社
叢編項(xiàng)：	影印版國(guó)外優(yōu)秀信息科學(xué)與技術(shù)系列教材
標(biāo)　簽：	基本電子電路

購(gòu)買這本書可以去

ISBN：	9787040213799	出版時(shí)間：	2007-04-01	包裝：	平裝
開本：	16開	頁(yè)數(shù)：	895	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《數(shù)字設(shè)計(jì)：原理與實(shí)踐（第4版）（影印版）》使讀者能夠同時(shí)學(xué)習(xí)高層設(shè)計(jì)（HDL）和低層設(shè)計(jì)（電子電路）的基本知識(shí)，并通曉大量的中間設(shè)計(jì)，如門、觸發(fā)器和其他一些層次較高的數(shù)字設(shè)計(jì)模塊。本書適用于所有那些想設(shè)計(jì)和實(shí)現(xiàn)真實(shí)數(shù)字電路的人。本套教學(xué)用書的特點(diǎn)：權(quán)威性——教育部高等教育司推薦、教育部高等信息科學(xué)與技術(shù)引進(jìn)教材專家組遴選。系統(tǒng)性——覆蓋計(jì)算機(jī)專業(yè)主干課程和非計(jì)算機(jī)專業(yè)計(jì)算機(jī)基礎(chǔ)課程。先進(jìn)性——著名計(jì)算機(jī)專家近兩年最新著作，內(nèi)容體系先進(jìn)。經(jīng)濟(jì)性——價(jià)格與國(guó)內(nèi)自編教材相當(dāng)，是國(guó)內(nèi)引進(jìn)教材價(jià)格最低的。這本暢銷書以其嚴(yán)謹(jǐn)?shù)膶W(xué)術(shù)態(tài)度和實(shí)際經(jīng)驗(yàn)講述了板級(jí)和VLSl系統(tǒng)中的數(shù)字設(shè)計(jì)基本原理和實(shí)際需求。以JohnWakerly在大學(xué)和工業(yè)界三十多年的經(jīng)驗(yàn)，他直接指導(dǎo)了數(shù)千名電子工程的學(xué)生，通過他的著作間接指導(dǎo)了數(shù)以萬(wàn)計(jì)的學(xué)生，并設(shè)計(jì)或管理了帶來(lái)十億美元以上收益的數(shù)字系統(tǒng)設(shè)計(jì)。第四版覆蓋了所有通用的硬件描述語(yǔ)言（HDL），包括VHDL和Verilog。硬件描述語(yǔ)言幾乎涵蓋了所有的章節(jié)，但是都是以獨(dú)立的節(jié)或小節(jié)的形式出現(xiàn)的。這使得學(xué)生和指導(dǎo)教師可以選擇不學(xué)習(xí)或者學(xué)習(xí)一種、多種或全部硬件描述語(yǔ)言。此外，新版本包含了大量新的習(xí)題，以及對(duì)基于硬件描述語(yǔ)言的設(shè)計(jì)的早介紹。

作者簡(jiǎn)介

　　John F.Wakerly，于美國(guó)斯坦福大學(xué)獲得電子工程博士學(xué)位。他是思科公司廣域網(wǎng)業(yè)務(wù)部主管工程項(xiàng)目的副總裁，且擔(dān)任斯坦福大學(xué)的兼職教授。著有關(guān)于數(shù)字設(shè)計(jì)、微型計(jì)算機(jī)體系結(jié)構(gòu)、計(jì)算機(jī)可靠性等方面的50余部著作，并在網(wǎng)絡(luò)領(lǐng)域擁有13項(xiàng)專利。

圖書目錄

前言
1 引論
1.1 關(guān)于數(shù)字設(shè)計(jì)
1.2 模擬與數(shù)字
1.3 數(shù)字器件
1.4 數(shù)字設(shè)計(jì)中的電子方面
1.5 數(shù)字設(shè)計(jì)中的軟件方面
1.6 集成電路
1.7 可編程邏輯器件
1.8 專用集成電路
1.9 印刷電路板
1.10 數(shù)字設(shè)計(jì)層次
1.11 以游戲之名
1.12 進(jìn)一步探討
練習(xí)題
2 數(shù)字系統(tǒng)和編碼
2.1 進(jìn)位計(jì)數(shù)制
2.2 八進(jìn)制數(shù)和十六進(jìn)制數(shù)
2.3 常見的進(jìn)位計(jì)數(shù)制轉(zhuǎn)換
2.4 非十進(jìn)制數(shù)的加法和減法
2.5 負(fù)數(shù)的表示法
2.5.1 符號(hào)數(shù)值表示法
2.5.2 補(bǔ)碼系統(tǒng)
2.5.3 基數(shù)補(bǔ)碼表示法
2.5.4 二進(jìn)制補(bǔ)碼表示法
2.5.5 減1基補(bǔ)碼表示法
2.5.6 反碼表示法
2.5.7 余碼表示法
2.6 二進(jìn)制補(bǔ)碼的加法和減法
2.6.1 加法法則
2.6.2 圖形表示
2.6.3 溢出
2.6.4 減法法則
2.6.5 二進(jìn)制補(bǔ)碼和無(wú)符號(hào)二進(jìn)制數(shù)
2.7 反碼的加法和減法
2.8 二進(jìn)制乘法
2.9 二進(jìn)制除法
2.10 十進(jìn)制數(shù)的二進(jìn)制編碼
2.11 格雷碼
2.12 字符編碼
2.13 行為、條件和狀態(tài)的編碼
2.14 n立方和距離
2.15 檢錯(cuò)碼和糾錯(cuò)碼
2.15.1 檢錯(cuò)碼
2.15.2 糾錯(cuò)碼和多重檢錯(cuò)碼
2.15.3 漢明碼
2.15.4 CRC碼
2.15.5 二維碼
2.15.6 校驗(yàn)和碼
2.15.7 n中取m碼
2.16用于串行數(shù)據(jù)傳輸和存儲(chǔ)的編碼
2.16.1 并行和串行數(shù)據(jù)
2.16.2 串行線路編碼
參考文獻(xiàn)
練習(xí)題
習(xí)題
3 數(shù)字電路
3.1 邏輯信號(hào)和門
3.2 邏輯系列
3.3 CMOS邏輯
3.3.1 CMOS邏輯電平
3.3.2 MOS晶體管
3.3.3 基本CMOS反相器電路
3.3.4.CMOS與非門和或非門
3.3.5 扇入
3.3.6 非反相門
3.3.7 CMOS與或非門和或與非門
3.4 CMOS電路的電氣特性
3.4.1 概述
3.4.2 數(shù)據(jù)手冊(cè)和規(guī)格
3.5 CMOS的靜態(tài)電氣特性
3.5.1 邏輯電平和噪聲容限
3.5.2 帶有電阻負(fù)載時(shí)的電路特性
3.5.3 非理想輸入時(shí)的電路特性
3.5.4 扇出
3.5.5 負(fù)載效應(yīng)
3.5.6 無(wú)用輸入
3.5.7 CMOS器件的失效
3.6 CMOS的動(dòng)態(tài)電氣特性
3.6.1 轉(zhuǎn)換時(shí)間
3.6.2 傳輸延遲
3.6.3 功耗
3.6.4 電流尖峰和去耦電容
3.6.5 感應(yīng)效應(yīng)
3.6.6 同步轉(zhuǎn)換和接地反彈
3.7 其他CMOS輸入輸出結(jié)構(gòu)
3.7.1 傳輸門
3.7.2 施密特觸發(fā)輸入
3.7.3 三態(tài)輸出
3.7.4 漏極開路輸出
3.7.5 驅(qū)動(dòng)LED
3.7.6 多源總線
3.7.7 線連邏輯
3.7.8 上拉電阻
3.8 CMOS邏輯系列
3.8.1 HC和：HCT
3.8.2 AHC和.AHCT
3.8.3 HC、HCT、AHC和AHCT的電氣特性
3.8.4 AC和ACT
3.8.5 FCT和FCT_T
3.8.6 FCT_T的電氣特性
3.9 低壓CMOS邏輯和接口
3.9.1 3.3 VLTVTL和LVCMOS邏輯
3.9.2 5v容許輸入
3.9.3 5v容許輸出
3.9.4 TTL／IVTL接口小結(jié)
3.9.5 低于3.3 V的邏輯電平
3.10 雙極邏輯
3.10.1 二極管邏輯
3.10.2 雙極晶體管
3.10.3 晶體管一晶體管邏輯
3.10.4 1TTL邏輯電平和噪聲容限
3.10.5 TTL扇出
3.10.6 TTL邏輯系列
3.10.7 一個(gè)TTL數(shù)據(jù)手冊(cè)
3.10.8 CMOS／TTL接口
3.10.9 發(fā)射極耦合邏輯
參考文獻(xiàn)
練習(xí)題
習(xí)題
4 組合邏輯的設(shè)計(jì)原理
4.1 開關(guān)代數(shù)
4.1.1 公理
4.1.2 單變量定理
4.1.3 二變量定理和三變量定理
4.1.4 n變量定理
4.1.5 對(duì)偶性
4.1.6 邏輯函數(shù)的標(biāo)準(zhǔn)表示
4.2 組合電路分析
4.3 組合電路綜合
4.3.1 電路描述和設(shè)計(jì)
……
5 硬件描述語(yǔ)言
6 組合邏輯的設(shè)計(jì)實(shí)踐
7 時(shí)序邏輯設(shè)計(jì)原理
8 時(shí)序邏輯設(shè)計(jì)實(shí)踐
9 存儲(chǔ)器、CPID和FPGA