MIPS體系結(jié)構(gòu)與編程

定　價：￥55.00

作　者：	劉佩林、譚志明、劉嘉龑
出版社：	科學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	維修

購買這本書可以去

ISBN：	9787030213532	出版時間：	2008-01-01	包裝：	平裝
開本：	16	頁數(shù)：	281	字?jǐn)?shù)：

內(nèi)容簡介

　　本書旨在向讀者介紹并推薦在當(dāng)今嵌入式系統(tǒng)開發(fā)和高性能數(shù)字產(chǎn)品領(lǐng)域應(yīng)用很廣的MIPS系列處理器。全書分為三個部分，結(jié)合實(shí)例介紹了MIPS系列處理器的基本原理、基于MIPS處理器的軟件開發(fā)以及基于MIPS處理器的硬件系統(tǒng)開發(fā)。涉及利用MIPS系列處理器及相關(guān)產(chǎn)品和工具進(jìn)行實(shí)際系統(tǒng)產(chǎn)品開發(fā)的各個層次，行文注重圖文并茂與實(shí)例緊密結(jié)合。各個章節(jié)提供的實(shí)例由淺入深，并且均在相關(guān)平臺進(jìn)行仿真測試通過。本書旨在通過對MIPS處理器的原理到應(yīng)用層次的介紹和分析，使讀者對MIPS系列處理器有深入的了解，進(jìn)而具備利用MIPS系列處理器進(jìn)行實(shí)際應(yīng)用開發(fā)的能力。本書適于從事計(jì)算機(jī)體系結(jié)構(gòu)以及從事設(shè)計(jì)基于MIPS架構(gòu)的應(yīng)用程序、嵌入式系統(tǒng)、片上系統(tǒng)（SoC）的研究人員，結(jié)合自己的知識產(chǎn)權(quán)開發(fā)RISC CPU的工程師閱讀和參考，還可作為嵌入式系統(tǒng)培訓(xùn)教材、高等院校相關(guān)專業(yè)的本科生和研究生計(jì)算機(jī)體系的教材，同時也適合于想了解當(dāng)今RISC CPU的先進(jìn)設(shè)計(jì)技術(shù)的計(jì)算機(jī)愛好者。

作者簡介

暫缺《MIPS體系結(jié)構(gòu)與編程》作者簡介

圖書目錄

序言
前言
第1章　引言
1.1　CPU時代
1.2　什么是MIPS CPU
1.3　為什么選擇MIPS CPU
1.4　本書適用的讀者
1.5　本書的主要內(nèi)容
1.6　本書的結(jié)構(gòu)
第2章　MIPS體系結(jié)構(gòu)概述
2.1　走進(jìn)MIPS的世界
2.2　MIPS體系結(jié)構(gòu)的發(fā)展
2.3　MIPS處理器核
2.4　MIPS數(shù)據(jù)類型與寄存器
2.5　MIPS體系存儲空間的編址
第3章　MIPS32 4K處理器及流水線
3.1　MIPS32 4K處理器核的組成
3.2　MIPS32 4K處理器核的流水線結(jié)構(gòu)
第4章　MIPS32 指令集
4.1　加載和存儲指令
4.2　算術(shù)指令
4.3　跳轉(zhuǎn)和分支指令
4.4　雜類指令
4.5　協(xié)處理器指令
第5章　系統(tǒng)控制協(xié)處理器
5.1　協(xié)處理器概述
5.2　CPU控制指令
5.3　CP0寄存器
第6章　存儲管理
6.1　存儲管理單元MMU概述
6.2　虛擬存儲空間的分段
6.3　地址轉(zhuǎn)換單元TLB
6.4　固定映射
第7章　高速緩存
7.1　高速緩存概述
7.2　緩存的組織結(jié)構(gòu)
7.3　緩存的工作原理
7.4　替換策略
7.5　緩存指令
第8章　MIPS異常
8.1　精確異常
8.2　異常分類
8.3　異常解釋
8.4　異常處理
第9章　MIPS匯編語言程序設(shè)計(jì)
9.1　MIPS匯編程序簡單示例及其處理過程介紹
9.2　MIPS匯編程序結(jié)構(gòu)
9.3　MIPS匯編程序語句格式
9.4　匯編程序偽操作
9.5　程序舉例
第10章　MIPS應(yīng)用程序
10.1　啟動程序
10.2　MIPS ABI簡介
10.3　MIPS函數(shù)調(diào)用規(guī)范
10.4　目標(biāo)文件格式
10.5　Linux應(yīng)用程序
10.6　實(shí)踐中的要點(diǎn)
第11章　MIPS程序調(diào)試
11.1　EJTAG與調(diào)試
11.2　調(diào)試模式
11.3　調(diào)試異常
第12章　SDE編程環(huán)境
12.1　SDE概述
12.2　使用快速入門
12.3　SDE的目標(biāo)平臺
12.4　調(diào)試器的使用
12.5　profile——剖析程序的執(zhí)行
12.6　SDE與調(diào)試器
第13章　MIPS開發(fā)平臺
13.1　Malta開發(fā)平臺
13.2　SEAD-II開發(fā)平臺
第14章　硬件接口
14.1　4K處理器核的接口
14.2　總線接口
第15章　仿真及驗(yàn)證模型
15.1　SmartModel仿真模型
15.2　MIPS32 4K系列BFM模型
15.3　BFM模型的仿真和驗(yàn)證
15.4　MIPS32 4K系列VMC模型
15.5　VMC模型的仿真和驗(yàn)證
縮略語
參考文獻(xiàn)