微機(jī)原理與接口技術(shù)

第1章　緒論
1.1 計(jì)算機(jī)的發(fā)展與應(yīng)用
1.2 計(jì)算機(jī)中的各種信息與表示方法
1.2.1 常用數(shù)制及其相互轉(zhuǎn)換
1.2.2 計(jì)算機(jī)中數(shù)據(jù)的表示與運(yùn)算
1.2.3 計(jì)算機(jī)中信息的表示與編碼
1.3 本課程的特點(diǎn)與學(xué)習(xí)方法
習(xí)題一
第2章　微型計(jì)算機(jī)的組成與工作原理
2.1 邏輯代數(shù)與基本邏輯電路
2.1.1 邏輯電路
2.1.2 布爾代數(shù)與真值表
2.2 計(jì)算機(jī)的邏輯功能部件
2.2.1 邏輯運(yùn)算部件
2.2.2 其他組合邏輯部件
2.2.3 觸發(fā)器及暫存數(shù)據(jù)部件
2.2.4 算術(shù)邏輯單元(ALU)
2.3 計(jì)算機(jī)的組成與工作原理
2.3.1 計(jì)算機(jī)的組成與結(jié)構(gòu)
2.3.2 計(jì)算機(jī)的工作原理
2.3.3 控制器的工作原理
2.4 微型計(jì)算機(jī)及微型計(jì)算機(jī)系統(tǒng)
2.4.1 微型計(jì)算機(jī)的組成
2.4.2 微型計(jì)算機(jī)系統(tǒng)的組成
2.4.3 微型計(jì)算機(jī)的特點(diǎn)與分類
習(xí)題二
第3章　8060/8088微處理器
3.1 8086／8088微處理器的內(nèi)部結(jié)構(gòu)
3.1.1 8086／8088 CPU的內(nèi)部結(jié)構(gòu)
3.1.2 8086／8088 CPU的內(nèi)部寄存器
3.2 8086／8088微處理器的引腳和工作時(shí)序
3.2.1 8086／8088 CPU的引腳
3.2.2 8086／8088 CPU的工作時(shí)序
3.3 8086／8088微處理器的存儲(chǔ)器組織
3.3.1 存儲(chǔ)器的結(jié)構(gòu)
3.3.2 存儲(chǔ)器的分段
3.3.3 物理地址和邏輯地址
3.3.4 堆棧
習(xí)題三
第4章　半導(dǎo)體存儲(chǔ)器
4.1 半導(dǎo)體存儲(chǔ)器概述
4.1.1 存儲(chǔ)器及其分類
4.1.2 半導(dǎo)體存儲(chǔ)器芯片的內(nèi)部結(jié)構(gòu)
4.1.3 半導(dǎo)體存儲(chǔ)器的主要性能指標(biāo)
4.2 隨機(jī)存取存儲(chǔ)器RAM
4.2.1 靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM
4.2.2 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM
4.3 只讀存儲(chǔ)器ROM
4.3.1 掩膜式ROM
4.3.2 可擦除只讀存儲(chǔ)器EPROM
4.3.3 電可擦除只讀存儲(chǔ)器E，PROM
4.4 存儲(chǔ)器與CPU的連接
4.4.1 存儲(chǔ)器與CPU連接中的一些問(wèn)題
4.4.2 存儲(chǔ)器與數(shù)據(jù)總線、控制總線的連接
4.4.3 存儲(chǔ)器與地址總線的連接
4.4.4 存儲(chǔ)器與CPU連接時(shí)的速度匹配
4.5 PC中的存儲(chǔ)器
4.5.1 存儲(chǔ)器的分層結(jié)構(gòu)
4.5.2 內(nèi)存條
習(xí)題四
第5章　8086/8088的指令系統(tǒng)
5.1 指令與指令格式
5.1.1 指令的基本概念
5.1.2 指令的格式
5.2 8086／8088的尋址方式
　　……
第6章　8086匯編語(yǔ)言程序設(shè)計(jì)
第7章　中斷系統(tǒng)
第8章　輸入/輸出接口技術(shù)
第9章　可編程接口芯片及其應(yīng)用
第10章　模擬量接口技術(shù)與應(yīng)用
第11章　高性能微處理器的先進(jìn)技術(shù)與典型結(jié)構(gòu)
附錄
參考文獻(xiàn)