計算機組成與設(shè)計實驗指導(dǎo)（第3版）

1TH—union+教學(xué)計算機系統(tǒng)概述
1.1TH—union+教學(xué)計算機系統(tǒng)
1.1.1TH—union+系列教學(xué)計算機產(chǎn)品概述
1.1.2TH—union+教學(xué)計算機系統(tǒng)
1.1.3TH—union+教學(xué)計算機的指令系統(tǒng)
1.1.4教學(xué)計算機的硬件實現(xiàn)技術(shù)
1.1.5教學(xué)計算機的軟件模擬系統(tǒng)
1.1.6教學(xué)計算機在教學(xué)過程中的作用
1.2實驗項目設(shè)置
1.2.1基本實驗項目
1.2.2可選實驗項目

2TH—union計原16硬件系統(tǒng)及其實驗項目
2.1TH—union計原16計算機的硬件系統(tǒng)
2.2使用GAL20V8芯片完成的教學(xué)實驗
2.2.1實驗環(huán)境說明
2.2.2實驗?zāi)康呐c具體內(nèi)容
2.3用CPLD器件MACH芯片實現(xiàn)的線路實驗
2.3.1實驗環(huán)境說明
2.3.2實驗?zāi)康暮蛯嶒瀮?nèi)容
2.3.3ABEL語言概述及其實驗項目功能描述源程序
2.3.4VHDL語言概述及其實驗項目功能描述源程序
2.3.5實驗要求與實驗報告內(nèi)容
2.4監(jiān)控程序與匯編語言程序設(shè)計實驗
2.4.1實驗環(huán)境、設(shè)備與必要技術(shù)說明
2.4.2實驗?zāi)康呐c具體內(nèi)容
2.4.3實驗操作過程
2.4.4實驗要求與實驗報告內(nèi)容
2.5運算器部件實驗
2.5.1相關(guān)知識、實驗環(huán)境與必要技術(shù)說明
2.5.2實驗?zāi)康呐c具體內(nèi)容
2.5.3實驗操作過程
2.5.4實驗要求與實驗報告內(nèi)容
2.6內(nèi)存儲器部件實驗
2.6.1實驗環(huán)境、設(shè)備與必要知識、技術(shù)說明
2.6.2實驗?zāi)康呐c具體內(nèi)容
2.6.3實驗操作過程
2.6.4實驗要求與實驗報告內(nèi)容
2.7兩種類型的控制器部件實驗
2.7.1實驗環(huán)境、設(shè)備功能描述和技術(shù)說明
2.7.2ABEL語言描述控制器源程序
2.7.3VHDL語言描述控制器源程序
2.7.4實驗?zāi)康呐c實驗內(nèi)容
2.7.5組合邏輯控制器部件實驗過程
2.7.6微程序控制器部件實驗過程
2.8串行接口輸入輸出實驗
2.8.1實驗環(huán)境、設(shè)備與必要知識、技術(shù)說明
2.8.2實驗?zāi)康呐c具體內(nèi)容
2.8.3實驗操作過程
2.8.4實驗要求與實驗報告內(nèi)容
2.9多級嵌套的中斷實驗
2.9.1實驗環(huán)境、設(shè)備與必要技術(shù)說明
2.9.2實驗?zāi)康呐c具體內(nèi)容
2.9.3實驗要求與實驗報告內(nèi)容
2.10其他接口電路輸入輸出實驗
2.10.1實驗環(huán)境、設(shè)備與必要技術(shù)說明
2.10.2實驗?zāi)康呐c具體內(nèi)容
2.10.3實驗操作過程
2.10.4實驗要求與實驗報告內(nèi)容
2.11監(jiān)控程序功能擴展實驗
2.11.1實驗環(huán)境和必要技術(shù)說明
2.11.2實驗?zāi)康呐c具體內(nèi)容
2.11.3實驗操作過程
2.11.4實驗要求與實驗報告內(nèi)容
2.12系統(tǒng)匯編程序(匯編器)的設(shè)計或者功能擴展實驗
2.12.1實驗環(huán)境、設(shè)備與必要技術(shù)說明
2.12.2實驗?zāi)康呐c具體內(nèi)容
2.12.3實驗要求與實驗報告內(nèi)容
2.13在教學(xué)機上設(shè)計實現(xiàn)一臺新計算機的工程項目
2.13.1實驗環(huán)境、設(shè)備與必要技術(shù)說明
2.13.2實驗?zāi)康?、?nèi)容和操作步驟
2.13.3實驗總結(jié)報告的內(nèi)容

3TH—union(FPGA)計算機的硬件系統(tǒng)及其實驗項目
3.1TH—Lmion(FP(]A)教學(xué)計算機的系統(tǒng)組成概述
3.1.1TH—union(FPGA)教學(xué)計算機系統(tǒng)的技術(shù)指標與系統(tǒng)配置
3.1.2FPGA芯片的外特性和內(nèi)部結(jié)構(gòu)
3.2FPGA—CPU教學(xué)實驗
3.3基于FPGA芯片的基本邏輯電路實驗
3.3.1實驗環(huán)境說明
3.3.2實驗?zāi)康暮蛯嶒瀮?nèi)容
3.4在FPGA芯片中實現(xiàn)的非流水線的CPU系統(tǒng)
3.4.1CPU系統(tǒng)的層次與模塊設(shè)計
3.4.2CPU系統(tǒng)的功能描述VHDL源程序

4教學(xué)計算機軟件系統(tǒng)技術(shù)說明
4.1教學(xué)計算機的指令系統(tǒng)
4.2教學(xué)計算機的監(jiān)控程序
4.2.1監(jiān)控程序的功能
4.2.2監(jiān)控程序的總體結(jié)構(gòu)
4.2.3重要的子程序分析及其程序框圖
4.2.4幾個功能較強的常用子程序
4.2.5串行接口輸入輸出操作的原理說明及有關(guān)子程序
4.2.6幾個基礎(chǔ)的子程序
4.3教學(xué)計算機的PC仿真終端程序
4.4教學(xué)計算機的匯編程序概述
4.4.1教學(xué)計算機的交叉匯編程序的演變過程
4.4.2交叉匯編程序使用說明
4.5教學(xué)計算機的高級語言支持
4.5.1BASIC語言解釋程序功能和程序設(shè)計
4.5.2BASIC語言的程序
4.5.3軟件實現(xiàn)的浮點數(shù)據(jù)運算

5教學(xué)計算機的軟件模擬系統(tǒng)
5.1教學(xué)計算機的指令與系統(tǒng)級的模擬系統(tǒng)
5.1.1指令模擬的概念及其在教學(xué)中的作用
5.1.2教學(xué)計算機程序設(shè)計實驗(仿真)
5.2教學(xué)計算機微體系結(jié)構(gòu)級組合邏輯控制器模擬系統(tǒng)
5.2.1計算機微體系結(jié)構(gòu)級模擬的概念及其在教學(xué)中的作用
5.2.2教學(xué)計算機組合邏輯控制器軟件模擬系統(tǒng)使用說明
5.2.3使用模擬程序完成組合邏輯控制器實驗
5.3教學(xué)計算機微體系結(jié)構(gòu)級微程序控制器模擬系統(tǒng)
5.3.1教學(xué)計算機微程序控制器軟件模擬系統(tǒng)的使用說明
5.3.2使用模擬程序完成微程序控制器實驗
參考文獻
附錄(在配書光盤中)