計算機系統(tǒng)綜合課程設(shè)計

第1章 概述1
1.1 計算機系統(tǒng)概述1
1.1.1 計算機系統(tǒng)的組成1
1.1.2 計算機存儲結(jié)構(gòu)類型5
1.1.3 計算機指令集類型6
1.1.4 單周期、多周期和流水線處理器6
1.2 嵌入式系統(tǒng)與軟硬件協(xié)作設(shè)計8
1.2.1 嵌入式系統(tǒng)概述8
1.2.2 SoC技術(shù)及其發(fā)展9
1.2.3 軟硬件協(xié)同設(shè)計10
1.3 目標系統(tǒng)MiniSys概述11
思考題12

第2章 MiniSys CPU設(shè)計14
2.1 MiniSys CPU結(jié)構(gòu)14
2.1.1 MiniSys CPU體系結(jié)構(gòu)14
2.1.2 MiniSys CPU的寄存器組16
2.1.3 MiniSys的指令系統(tǒng)18
2.1.4 MiniSys指令執(zhí)行過程分析32
2.2 MiniSys CPU設(shè)計40
2.2.1 取指單元的設(shè)計41
2.2.2 控制單元的設(shè)計44
2.2.3 譯碼單元及寄存器組的設(shè)計45
2.2.4 執(zhí)行單元的設(shè)計50
2.2.5 存儲單元的設(shè)計56
2.2.6 頂層文件的設(shè)計58
思考題61

第3章 MiniSys接口部件設(shè)計62
3.1 I/O接口模塊設(shè)計62
3.1.1 I/O端口地址與I/O地址空間設(shè)計62
3.1.2 MiniSysBus與總線控制模塊設(shè)計64
3.2 中斷模塊設(shè)計68
3.2.1 MiniSys的中斷系統(tǒng)68
3.2.2 中斷控制邏輯的設(shè)計70
3.3 常規(guī)接口部件的設(shè)計71
3.3.1 4位7段LED數(shù)碼管控制器71
3.3.2 4×4鍵盤控制器74
3.3.3 定時/計數(shù)器77
3.3.4 PWM控制器84
3.3.5 UART串行通信控制器86
3.3.6 看門狗控制器92
思考題 95

第4章 BIOS設(shè)計96
4.1 堆棧的實現(xiàn)96
4.2 BIOS的基本功能97
4.2.1 BIOS及其基本功能97
4.2.2 BIOS程序的設(shè)計97
4.3 BIOS基本功能設(shè)計99
4.3.1 初始化模塊99
4.3.2 7段LED數(shù)碼管顯示模塊100
4.3.3 鍵盤功能模塊102
思考題106

第5章 匯編器的設(shè)計107
5.1 MiniSys匯編語言程序設(shè)計107
5.1.1 匯編偽指令107
5.1.2 匯編程序結(jié)構(gòu)109
5.1.3 中斷處理程序設(shè)計110
5.1.4 MiniSys程序編程還需注意的問題111
5.2 MiniSys匯編語言匯編器112
5.2.1 MiniSys匯編基礎(chǔ)113
5.2.2 一個簡易匯編器程序114
思考題143

第6章 綜合測試與驗證145
6.1 測試方法簡介145
6.2 對CPU正確性的測試與驗證146
6.3 對接口部件的測試與驗證153
6.3.1 LED數(shù)碼管控制器的測試與驗證153
6.3.2 4×4鍵盤控制器的測試與驗證154
6.3.3 定時/計數(shù)器的測試與驗證154
6.3.4 PWM控制器的測試與驗證156
6.3.5 UART串行通信控制器的測試與驗證157
6.3.6 看門狗控制器的測試與驗證158
6.3.7 與CPU聯(lián)合測試與驗證159
6.4 軟件系統(tǒng)的測試與驗證165
思考題169

第7章 高級設(shè)計討論170
7.1 流水線CPU設(shè)計170
7.1.1 流水線的概念170
7.1.2 流水線設(shè)計中需解決的關(guān)鍵問題175
7.1.3 流水線的設(shè)計178
7.2 乘法和除法運算單元設(shè)計180
7.2.1 乘除法指令的擴展與寄存器設(shè)置180
7.2.2 乘法運算單元的設(shè)計181
7.2.3 除法運算單元的設(shè)計182
7.3 浮點運算單元設(shè)計185
7.3.1 IEEE 754浮點標準185
7.3.2 數(shù)據(jù)類型與寄存器擴展186
7.3.3 浮點指令級的擴展186
7.4 Mini C編譯器的設(shè)計188
7.4.1 Mini C簡介188
7.4.2 詞法分析工具190
7.4.3 語法分析工具205
7.4.4 編譯器設(shè)計216
思考題223

第8章 Verilog HDL語言基礎(chǔ)224
8.1 Verilog HDL設(shè)計初步224
8.1.1 Verilog HDL設(shè)計流程簡介224
8.1.2 Verilog HDL語言與C語言的比較225
8.1.3 基本的Verilog HDL模塊225
8.2 Verilog語言要素229
8.2.1 詞法229
8.2.2 數(shù)據(jù)類型232
8.2.3 寄存器和存儲器234
8.3 Verilog HDL行為語句234
8.3.1 過程語句235
8.3.2 語句塊238
8.3.3 賦值語句239
8.3.4 高級程序語句241
8.4 有限狀態(tài)機246
8.4.1 有限狀態(tài)機的基本概念246
8.4.2 用Verilog HDL語言設(shè)計有限狀態(tài)機250
8.5 Verilog HDL的描述風格256
8.5.1 門級描述方式256
8.5.2 數(shù)據(jù)流描述方式260
8.5.3 行為描述方式260
思考題261

附錄A Quartus II工具的使用262
A.1 Quartus II簡介262
A.2 Quartus II設(shè)計流程262
A.2.1 使用圖形設(shè)計芯片263
A.2.2 使用Verilog語言進行設(shè)計275
A.2.3 頂層文件的設(shè)計277
A.2.4 器件編程(芯片下載)281
附錄B “計算機系統(tǒng)綜合設(shè)計”設(shè)計報告283
參考文獻288