片上多處理器體系結構：改善吞吐率和延遲的技術

出版者的話
譯者序
摘要
第1章　CMP簡介　
　1.1　一個新途徑：片上多處理器　
　1.2　應用程序的并行性圖景　
　1.3　一個簡單的例子：超標量與CMP　
　1.4　本書：超越基本的CMP　
　參考文獻　
第2章　吞吐率優(yōu)化技術　
　2.1　簡單內(nèi)核與服務器應用　
　2.2　與吞吐率有關的片上多處理器
　2.3　通用服務器CMP分析
　參考文獻
第3章　自動的延遲優(yōu)化技術
　3.1　偽并行：“幫手”線程　
　3.2　TLS系統(tǒng)的一個實例：Hydra
　3.3　自動并行化的總結思考
　參考文獻
第4章　基于手工并行編程的延遲優(yōu)化技術
　4.1　使用TLS支持事務型內(nèi)存
　4.2　事務型一致性：更普遍的事務型內(nèi)務
　4.3　事務型內(nèi)存與常規(guī)共享內(nèi)存的混合方案　
　參考文獻
第5章　一個多核的世界：CMP的未來　
　參考文獻
作者介紹