微處理器設計：從設計規(guī)劃到工藝制造

定　價：￥44.00

作　者：	（美）Grant McFarland
出版社：	科學出版社
叢編項：
標　簽：	維修

購買這本書可以去

ISBN：	9787030231390	出版時間：	2008-11-01	包裝：	平裝
開本：	16開	頁數(shù)：	281	字數(shù)：

內(nèi)容簡介

　　本書以微處理器設計為中心，內(nèi)容涵蓋了從設計規(guī)劃到工藝制造的全部設計流程。全書共11章，對設計中需要的所有步驟進行了一一介紹，重點講述了微處理器的發(fā)展歷程、計算機部件、設計規(guī)劃、計算機架構、微處理器架構、邏輯設計、電路設計、版圖、半導體制造、微處理器封裝以及硅片的調(diào)試和測試。書末給出了有關處理器設計的關鍵概念和術語，便于讀者理解和掌握。本書的讀者對象為高等院校微電子專業(yè)的廣大師生及工程技術人員、研發(fā)人員。

作者簡介

　　Grant McFarland擁有Stanford大學的電子工程博士學位。他的博士論文CMOS Technology Scaling and Its Impact on Cache Delay預言了制造技術的尺寸縮小對處理緩存的影響Grant McFarland博士現(xiàn)在是IntelR公司高級設計工程師，他在公司里創(chuàng)立了全體培訓課程，并教授微處理器設計基礎。他參與了180nm.90nm和65nm工藝下PentiumR4微處理器的設計。作者聯(lián)系方式：grant. mcfarland@comcast.net

圖書目錄

第1章微處理器的發(fā)展歷程
1.1 引言
1.2 晶體管
1.3 集成電路
1.4 微處理器
1.5 摩爾定律
1.6 晶體管尺寸縮小
1.7 互連尺寸縮小
1.8 微處理器尺寸縮小
1.9 摩爾定律的未來
1.9.1 多閥值電壓
1.9.2 絕緣體上硅
1.9.3 力硅
1.9.4 高K值柵極電介質
1.9.5 改善的互連線
1.9.6 雙柵極／三柵極
1.10 總結
復習題
參考文獻
第2章計算機部件
2.1 引言
2.2 總線標準
2.3 芯片組
2.4 處理器總線
2.5 主存儲器
2.6 視頻適配器(圖形卡)
2.7 存儲設備
2.8 擴展卡
2.9 外設總線
2.10 主板
2.11 基本輸入輸出系統(tǒng)
2.12 存儲器分層結構
2.13 總結
復習題
參考文獻
第3章設計規(guī)劃
3.1 引言
3.2 處理器路標
3.3 設計類型和設計時間
3.4 產(chǎn)品成本
3.5 總結
復習題
參考文獻
第4章計算機架構
4.1 引言
4.2 指令
4.3 計算指令
4.4 數(shù)據(jù)傳輸指令
4.5 流程控制指令
4.6 指令編碼
4.7 CISC與RISC
4.8 RISC與EPIC
4.9 近期x86擴展
4.10 總結
復習題
參考文獻
第5章微處理器架構
5.1 引言
5.2 流水線
5.3 高性能設計
5.4 性能評估
5.5 微處理器架構的關鍵技術
5.5.1 緩存存儲器
5.5.2 緩存一致性
5.5.3 分支預測
5.5.4 寄存器重命名
5.5.5 微指令和微碼
5.5.6 重新排序、隱退以及重演
5.5.7 指令壽命
5.6 總結
復習題
參考文獻
第6章邏輯設計
6.1 引言
6.2 硬件描述語言
6.3 設計自動化
6.4 前硅驗證
6.5 邏輯最小化
6.5.1 組合邏輯
6.5.2 卡諾圖
6.5.3 時序邏輯
6.6總結
復習題
參考文獻
第7章電路設計
7.1 引言
7.2 MOSFET特性
7.3 CMOS邏輯門
7.3.1 晶體管尺寸
7.3.2 時序邏輯
7.3.3 電路檢查
7.3.4 時序
7.3.5 噪聲
7.3.6 功耗
7.4總結
復習題
參考文獻
第8章版圖
8.1 引言
8.2 創(chuàng)建版圖
8.3 版圖密度
8.4 版圖質量
8.5 總結
復習題
參考文獻
第9章半導體制造
9.1 引言
9.2 晶片制造
9.3 增層
9.3.1 摻雜
9.3.2 沉積
9.3.3 熱氧化
9.3.4 平坦化
9.4 光刻
9.4.1 掩膜
9.4.2 波長與光刻
9.5 刻蝕
9.6 CMOS工藝流程范例
9.7 總結
復習題
參考文獻
第10章微處理器封裝
10.1 引言
10.2 封裝層次
10.3 封裝設計選擇
10.3.1 引腳數(shù)量和引腳配置
10.3.2 引腳類型
10.3.3 襯底類型
10.3.4 芯片黏著
10.3.5 退耦電容
10.3.6 熱阻抗
10.3.7 多芯片模型
10.4 組裝流程實例
10.5 總結
復習題
參考文獻
第11章硅片的調(diào)試和測試
術語表