并行計(jì)算機(jī)體系結(jié)構(gòu)技術(shù)與分析

叢書(shū)序
前言
第1章 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的演變
1.1 計(jì)算機(jī)體系結(jié)構(gòu)的分類(lèi)
1.2 幾個(gè)經(jīng)驗(yàn)定律
1.3 微處理器
1.3.1 提高微處理器性能的方法
1.3.2 微處理器的發(fā)展
1.3.3 巨型機(jī)用微處理器
第2章 并行計(jì)算機(jī)系統(tǒng)的性能度量
2.1 計(jì)算機(jī)的速度
2.1.1 MIPS、Flops和PDR
2.1.2 SPEC和TPS
2.2 并行計(jì)算機(jī)的速度計(jì)算
2.2.1 算術(shù)平均速度(arithmetic mean performance)
2.2.2 調(diào)和平均速度(harmonlc mean performance)
2.2.3 幾何平均速度(geometric mean performance)
2.3 并行計(jì)算機(jī)的加速比和效率
2.3.1 程序的并行性
2.3.2 加速比通式
2.3.3 固定負(fù)載加速比
2.3.4 固定時(shí)間加速比
2.3.5 固定存儲(chǔ)加速比
2.3.6 粒度匹配加速比模型
2.3.7 并行系統(tǒng)的效率和可擴(kuò)展性
2.3.8 并行系統(tǒng)的并行質(zhì)量
2.3.9 并行系統(tǒng)的性能評(píng)測(cè)
第3章 流水和向量處理
3.1 提高計(jì)算機(jī)速度的措施
3.1.1 提高頻率
3.1.2 空間并行
3.1.3 時(shí)間并行
3.2 線(xiàn)性流水線(xiàn)
3.2.1 流水線(xiàn)工作原理
3.2.2 加速比、效率和吞吐率
3.2.3 流水線(xiàn)的設(shè)計(jì)原理
3.2.4 指令流水部件
3.2.5 向量處理
3.2.6 無(wú)沖突向量訪(fǎng)存
3.3 非線(xiàn)性流水線(xiàn)
3.3.1 預(yù)約表和最小平均延遲時(shí)間
3.3.2 無(wú)沖突輸入控制和設(shè)計(jì)
3.3.3 多功能流水線(xiàn)的效率和吞吐率
3.4 超標(biāo)量和超流水技術(shù)
3.4.1 超標(biāo)量技術(shù)
3.4.2 超流水技術(shù)
第4章 典型并行計(jì)算機(jī)系統(tǒng)
4.1 并行計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)分類(lèi)
4.1.1 SM與DSM多處理機(jī)系統(tǒng)
4.1.2 分布式主存DM
4.2 典型并行計(jì)算機(jī)系統(tǒng)
4.2.1 陣列機(jī)
4.2.2 向量機(jī)
4.2.3 對(duì)稱(chēng)多處理機(jī)SMP
4.2.4 大規(guī)模并行處理系統(tǒng)MPP
4.2.5 C1uster集群
4.2.6 高性能可重配置計(jì)算機(jī)HPRC
4.3 從Top500看高性能計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)發(fā)展趨勢(shì)
4.4 典型高性能計(jì)算機(jī)系統(tǒng)
4.4.1 Cray X1
4.4.2 地球模擬器(NEC Earth simulator)
4.4.3 藍(lán)色基因／L(IBM BlueGene／L)
4.4.4 Intel 64 Linux Cluster Abe
4.5 小結(jié)
第5章 并行存儲(chǔ)系統(tǒng)和同步機(jī)制
5.1 存儲(chǔ)器的地址映射
5.2 層次存儲(chǔ)系統(tǒng)
5.2.1 程序訪(fǎng)存的局部性原理
5.2.2 存儲(chǔ)系統(tǒng)層次
5.2.3 層次存儲(chǔ)系統(tǒng)特點(diǎn)及性能分析
5.2.4 層次存儲(chǔ)系統(tǒng)存儲(chǔ)器間塊的映射
5.2.5 “主存輔存”層次地址變換
5.2.6 “高速緩存主存”層次
5.3 訪(fǎng)存事件次序和cache一致性
5.3.1 存儲(chǔ)一致性模型
5.3.2 高速緩存一致性協(xié)議
5.3.3 CC NUMA的Cache一致性
5.4 同步
5.4.1 Test-land-Set／Reset
5.4.2 Barrier／Eureka
5.4.3 Compare-Swap
5.4.4 Fetch-and-Add
第6章 互連網(wǎng)絡(luò)
6.1 互連網(wǎng)絡(luò)的互連函數(shù)
6.2 互連網(wǎng)絡(luò)類(lèi)型和基本結(jié)構(gòu)參數(shù)
6.2.1 互連網(wǎng)絡(luò)類(lèi)型
6.2.2 互連網(wǎng)絡(luò)的基本特性和結(jié)構(gòu)參數(shù)
6.3 動(dòng)態(tài)互連網(wǎng)絡(luò)
6.3.1 總線(xiàn)
6.3.2 交叉開(kāi)關(guān)
6.3.3 多級(jí)網(wǎng)絡(luò)
6.4 靜態(tài)互連網(wǎng)絡(luò)
6.4.1 線(xiàn)性陣列和環(huán)
6.4.2 樹(shù)和星形網(wǎng)
6.4.3 k-ary n—cube網(wǎng)絡(luò)
6.5 MPP系統(tǒng)的互連技術(shù)
6.5.1 互連網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)
6.5.2 互連網(wǎng)絡(luò)切換技術(shù)
6.5.3 互連網(wǎng)絡(luò)流控策略
6.5.4 路由算法
6.5.5 經(jīng)典路由算法分類(lèi)
6.6 互連網(wǎng)絡(luò)的死鎖問(wèn)題
6.6.1 死鎖的解決
6.6.2 無(wú)死鎖理論研究
6.7 自適應(yīng)路由算法的虛網(wǎng)疊加原理
6.7.1 虛網(wǎng)的構(gòu)造
6.7.2 幾個(gè)完全自適應(yīng)路由算法
第7章 I／O系統(tǒng)
7.1 從共享并行總線(xiàn)到高速串行總線(xiàn)
7.1.1 典型共享總線(xiàn)
7.1.2 提升性能的技術(shù)手段
7.2 HyperTrartsport
7.2.1 HyperTransport總線(xiàn)拓?fù)浣Y(jié)構(gòu)
7.2.2 HyperTransport信號(hào)組
7.2.3 Hypm‘Transport通信
7.2.4 HyperTransport包路由
7.2.5 HyperTransport路由規(guī)則
7.2.6 HyperTransport 3.0的新特性
7.3 PCI Express
7.3.1 PCI Express信號(hào)組
7.3.2 PCI Express拓?fù)浣Y(jié)構(gòu)
7.3.3 PCI Express的體系結(jié)構(gòu)
7.3.4 PCI Express通信
7.4 InfiniBand
7.4.1 InfiniBand體系結(jié)構(gòu)
7.4.2 InfiniBand交換機(jī)結(jié)構(gòu)模塊
7.4.3 IBA層次體系
7.4.4 包的管理與通信機(jī)制
7.4.5 InfiniBand與其他網(wǎng)絡(luò)互連方式的比較
第8章 系統(tǒng)的可靠性和穩(wěn)定性
8.1 器件的散熱
8.2 邏輯信號(hào)傳輸
8.2.1 傳輸線(xiàn)
8.2.2 阻抗匹配
8.3 系統(tǒng)可靠性
8.3.1 可靠性特征參數(shù)
8.3.2 不維修系統(tǒng)可靠性計(jì)算
8.3.3 可維修系統(tǒng)可靠性計(jì)算
參考文獻(xiàn)