TMS320 C6000 DSP結構原理與硬件設計

定　價：￥48.00

作　者：	于鳳芹主編
出版社：	北京航空航天大學出版社
叢編項：
標　簽：	計算機體系結構

購買這本書可以去

ISBN：	9787811244274	出版時間：	2008-09-01	包裝：	平裝
開本：	16開	頁數(shù)：	460	字數(shù)：

內容簡介

　　介紹TI公司的TMS320 C6000系列DSP的結構原理和硬件設計方法，主要以定點C62X和浮點C67X為描述對象，全面剖析高度并行的CPU內核、分層次的存儲器結構和豐富的集成外圍模塊，詳細分析CPU、存儲器，EDMA、EMIF、HPI、McBSP、McASP、I2C總線，GPIO、定時器、擴展總線、PCI總線、鎖相環(huán)和節(jié)能邏輯等部分的結構原理與使用方法，并給出基于C6713 DSP的實際應用系統(tǒng)的硬件設計實例。本書可作為電子信息、通信工程、計算機應用及自動控制等專業(yè)高年級本科生或研究生的教學參考書，也可供從事DSP應用系統(tǒng)設計的科技術人員使用。

作者簡介

暫缺《TMS320 C6000 DSP結構原理與硬件設計》作者簡介

圖書目錄

第1章 TMS320 C6000系列DSP簡介
　1.1 概述
　1.2 C6000 DSP的定點和浮點系列及代碼兼容性
　1.3 TMS320 C6000 DSP技術特征
　　1.3.1 高度并行的CPU結構
　　1.3.2 靈活的存儲器配置
　　1.3.3 豐富的外設模塊
　1.4 本書的結構安排與導讀
第2章中央處理單元CPU工作原理分析
　2.1 CPU的組成單元
　2.2 CPU的程序執(zhí)行機構數(shù)據通道
　　2.2.1 通用寄存器組A和B
　　2.2.2 功能單元與指令映射
　　2.2.3 寄存器組交叉路徑
　　2.2.4 數(shù)據存儲器的讀取和存儲路徑
　　2.2.5 數(shù)據地址路徑與尋址方式
　2.3 CPU的取指、譯碼與分配機制一流水線操作
　　2.3.1 取指階段
　　2.3.2 譯碼階段
　　2.3.3 執(zhí)行階段
　2.4 控制寄存器
　2.5 中斷控制與中斷選擇
　　2.5.1 中斷類型與優(yōu)先級
　　2.5.2 有關中斷的控制寄存器
　　2.5.3 中斷服務表
　　2.5.4 中斷選擇
第3章 C6000 DSP內部存儲器結構分析
　3.1 C6000 DSP的存儲器映射
　3.2 C620X/C670X DSP片內存儲器結構
　　3.2.1 片內程序存儲器的管理與工作模式
　　3.2.2 C620X/C670X DSP的片內數(shù)據存儲器
　3.3 C621X/C671X DSP片內分層的存儲器結構
　　3.3.1 第一級數(shù)據緩存LlD
　　3.3.2 第一級程序緩存L1P
　　3.3.3 第二級存儲器L2
　3.4 存儲器的控制寄存器
　3.5 高速緩存的管理
第4章增強的直接存儲器訪問EDMA結構與原理
　4.1 EDMA概述
　　4.1.1 直接存儲器訪問
　　4.1.2 增強型直接存儲器訪問
　4.2 EDMA基本結構
　　4.2.1 EDMA的組成
　　4.2.2 參數(shù)RAM體說明4.3 EDMA控制寄存器
　　4.3.1 EDMA事件選擇寄存器ESE1
　　4.3.2 EDMA優(yōu)先級隊列狀態(tài)寄存器PQSR
　　4.3.3 EDMA通道中斷掛起寄存器CIPR
　　4.3.4 EDMA通道中斷使能寄存器CIER
　　4.3.5 EDMA通道鏈接使能寄存器CCER
　　4.3.6 EDMA事件寄存器ER
　　4.3.7 EDMA事件使能寄存器EER
　　4.3.8 EDMA事件清除寄存器ECR
　　4.3.9 EDMA事件設置寄存器ESR
　4.4 EDMA的傳輸過程
　　4.4.1 EDMA的初始化與啟動
　　4.4.2 EDMA傳輸?shù)耐娇刂?
　　4.4.3 EDMA傳輸?shù)念愋?
　　4.4.4 單元大小和汁數(shù)更新
　　4.4.5 源地址/目的地址更新
　　4.4.6 鏈接和終止一個EDMA傳輸
　　4.4.7 EDMA的性能分析
　4.5 快速直接存儲器訪問工作原理
　　4.5.1 初始化一個QDMA傳輸
　　4.5.2 QDMA寄存器
　　4.5.3 QDMA性能分析和優(yōu)先級
　4.6 EDMA應用實例
　　4.6.1 單元同步的一維到一維數(shù)據傳輸
　　4.6.2 陣列同步的二維到二維數(shù)據傳輸
　　4.6.3 塊同步的一維到二維數(shù)據傳輸
第5章外部存儲器接口EMIF結構原理與使用
　5.1 EMIF概述
　5.2 EMIF接口信號與說明
　5.3 EMIF的控制寄存器
　　5.3.1 EMIF全局控制寄存器GBICTL
　　5.3.2 EMIFCE空問控制寄存器CECTI.0～3
　　5.3.3 EMIF SDRAM控制寄存器SDCTI
　　5.3.4 EMIF SDRAM時序控制寄存器SDTIM
　　5.3.5 EMIF SDRAM擴展寄存器SDEXT
　5.4 EMIF與存儲器的接口及時序說明
　　5.4.1 存儲器寬度
　　5.4.2 EMIF存儲請求優(yōu)先級
　　5.4.3 EMIF的SDRAM接口及時序說明
　　5.4.4 EMIF的SBSRAM接口及時序說明
　　5.4.5 EMIF的ASRAM接口
　5.5 EMIF使用實例
　　5.5.1 EMIF與異步FIFO存儲器的接口實例
　　5.5.2 EMIF與FLASH存儲器接口實例
第6章主機接口HPI的結構原理與應用
第7章多通道緩沖串行口McBSP結構原理與應用
第8章多通道音頻串行口McASP結構原理與應用
第9章定時器結構與工作原理
第10章 12C模塊的原理與使用
第11章通用目的輸入輸出GPIO的功能分析
第12章外圍設備互連PCI接口原理
第13章擴展總線XBUS的原理和應用
第14章鎖相環(huán)控制器和節(jié)能模式的工作原理
第15章 C6000 DSP應用系統(tǒng)的硬件設計
附錄 TMS320 C6713 DSP分組信號描述
參考文獻