EDA技術(shù)與應(yīng)用

第1章 概述
1.1 EDA技術(shù)的發(fā)展歷程
1.2 EDA技術(shù)的研究范疇
1.3 EDA軟件系統(tǒng)的構(gòu)成
1.4 數(shù)字系統(tǒng)設(shè)計方法
1.5 EDA技術(shù)的發(fā)展趨勢
本章小結(jié)
思考與習(xí)題
第2章 可編程邏輯器件
2.1 概述
2.1.1 PLD的發(fā)展進程
2.1.2 PLD的分類
2.2 復(fù)雜可編程邏輯器件（CPLD）
2.3 現(xiàn)場可編程門陣列（FPGA）
2.3.1 FPGA的基本工作原理
2.3.2 FLEXl0K系列器件的基本結(jié)構(gòu)
2.3.3 CycloneⅡ器件介紹
2.4 可編程邏輯器件的編程與配置
2.4.1 CPID的在系統(tǒng)編程
2.4.2 FPGA的配置方式
2.5 可編程邏輯器件應(yīng)用選擇原則
本章小結(jié)
思考與習(xí)題
第3章 集成開發(fā)平臺QuartusII操作基礎(chǔ)
3.1 QuartusII軟件的安裝
3.2 QuartusII軟件的用戶界面
3.3 QuartusII的開發(fā)流程
3.3.1 輸入設(shè)計文件
3.3.2 編譯設(shè)計文件
3.3.3 仿真設(shè)計文件
3.3.4 編程下載設(shè)計文件
3.4 QuartusII中宏功能模塊的調(diào)用方法
3.5 SigllalTapⅡ邏輯分析儀
3.5.1 SignalTapII邏輯分析儀的用戶界面
3.5.2 SignalTapII邏輯分析儀的使用流程
本章小結(jié)
思考與習(xí)題
第4章 VHDL編程基礎(chǔ)
4.1 硬件描述語言及其特點
4.1.1 硬件描述語言的基本概念
4.1.2 常用硬件描述語言簡介
4.1.3 VHDL的特點
4.2 VHDL程序基本結(jié)構(gòu)
4.2.1 實體描述
4.2.2 結(jié)構(gòu)體描述
4.2.3 模塊設(shè)計實例
4.3 VHDL語言要素
4.3.1 VHDL文字規(guī)則
4.3.2 VHDL數(shù)據(jù)對象
4.3.3 VHDL數(shù)據(jù)類型
4.3.4 VHDL操作符
4.4 VHDL結(jié)構(gòu)體描述方式
4.4.1 行為描述方式
4.4.2 數(shù)據(jù)流描述方式
4.4.3 結(jié)構(gòu)描述方式
本章小結(jié)
思考與習(xí)題
第與章 VHDL主要描述語匐
5.1 概述
5.2 行為描述語句
5.2.1 賦值語句
5.2.2 并行信號賦值語句
5.2.3 順序控制語句
5.2.4 NULL，語句
5.2.5 WAIT語句
5.2.6 進程語句
5.3 結(jié)構(gòu)描述語句
5.3 A元件例化語句
5.3.2 配置語句
5.3.3 生成語句
5.3.4 塊語句
本章小結(jié)
思考與習(xí)題
第6章 VHDL設(shè)計共享，
6.1 VHDL設(shè)計庫
6.1.1 庫的種類
6.1.2 庫的使用方法
6.2 VHDL程序包
6.3 VHDL子程序與并行過程調(diào)用
6.3.1 VHDL函數(shù)
6.3.2 VHDL重載函數(shù)
6.3.3 VHDL過程
6.3.4 VHDL過程重載
本章小結(jié)
思考與習(xí)題
第7章 基本邏輯電路設(shè)計
7.1 組合邏輯電路設(shè)計
7.1.1 譯碼器
7，1.2 編碼器
7.1.3 數(shù)據(jù)選擇器
7.1.4 數(shù)值比較器
7.1.5 奇偶校驗器
7.2 時序邏輯電路設(shè)計
7.2.1 觸發(fā)器
7.2.2 寄存器，
7.2.3 分頻器
7.2.4 計數(shù)器
本章小結(jié)
思考與習(xí)題
第8章 有限狀態(tài)機韻VHDL設(shè)計
8.1 有限狀態(tài)機的基本概念
8.1.1 有限狀態(tài)機的基本結(jié)構(gòu)和功能
8.1.2 狀態(tài)機的狀態(tài)編碼
8.1.3 有限狀態(tài)機的技術(shù)優(yōu)勢
8.2 一般有限狀態(tài)機的設(shè)計
8.2.1 一般有限狀態(tài)機的VHDL組成
8.2.2 一般有限狀態(tài)機的設(shè)計示例
8.3 摩爾狀態(tài)機設(shè)計
8.4.米立狀態(tài)機設(shè)計
本章小結(jié)
思考與習(xí)題
第9章 數(shù)字系統(tǒng)設(shè)計實例
9.1 數(shù)字電子鐘設(shè)計
9.1.1 設(shè)計方案
9.1.2 項層設(shè)計
9.1.3 模塊設(shè)計
9.1.4 實驗與驗證
9.2 簡易異步收發(fā)器設(shè)計
9.2.1 異步通訊簡介
9.2.2 頂層設(shè)計
9.2.3 模塊設(shè)計
9.2.4 實驗與驗證
9.3 內(nèi)存讀寫控制器設(shè)計
9.3.1 頂層設(shè)計
9.3.2 模塊設(shè)計
9.3.3 實驗與驗證
9.4 液晶顯示控制器設(shè)計
9.4.1 頂層設(shè)計
9.4.2 模塊設(shè)計
9.4.3 實驗與驗證
第10章 EDA設(shè)計的仿真和測試
10.1 仿真簡介
10.2 Modelsim簡介
10.2.1 Modelsim的圖形用戶界面
10.2.2.Modelsim仿真步驟
10.2.3 Modelsim功能仿真
10.2.4 綜合后仿真
10.2.5 時序仿真
10.2.6 Altera仿真庫的添加
本章小結(jié)
思考與練習(xí)
附錄A AlteraDE2開發(fā)板原理圖
附錄B DE2開發(fā)板上EP2C35F672C6的引腳分配表
參考文獻