Cell/B.E.處理器編程手冊

定　價：￥128.00

作　者：	徐晟等編著
出版社：	電子工業(yè)出版社
叢編項：	IBM中國開發(fā)中心系列
標　簽：	程序設計

購買這本書可以去

ISBN：	9787121079214	出版時間：	2009-03-01	包裝：	平裝
開本：	16開	頁數：	714	字數：

內容簡介

　　《Cell/B.E.處理器編程手冊》是中文版的Cell/B.E.處理器編程手冊，是Cell/B.E.處理器的通用編程參考書?！禖ell/B.E.處理器編程手冊》介紹了基于Cell/B.E.處理器的程序開發(fā)所需要的全部獨特機制，此外還涵蓋了如何幫助程序員在Cell/B.E.處理器上開發(fā)用戶應用程序、庫、驅動程序、中間件、編譯器及操作系統(tǒng)等相關內容?！禖ell/B.E.處理器編程手冊》假設讀者已經具備C/C++的編程經驗，并且熟悉單指令多數據（SIMD）向量指令集，例如PowerPC體系結構中的向量/SIMD多媒體擴展指令集、AltiVec、Intel MMX、SSE、3DNOW！、x86-64或者VIS指令集?！禖ell/B.E.處理器編程手冊》不依賴于任何系統(tǒng)，且不對開發(fā)工具或操作系統(tǒng)環(huán)境做任何假設。《Cell/B.E.處理器編程手冊》主要包含以下內容，通用硬件和編程環(huán)境概述：第1章至第3章。其他硬件概述和特權態(tài)（管理態(tài)）編程：第4章至第16章。其中，部分章節(jié)還包含一些關于用戶態(tài)的編程內容，例如遞減器等。問題態(tài)（用戶態(tài)）編程：第17章至第24章及附錄。

作者簡介

暫缺《Cell/B.E.處理器編程手冊》作者簡介

圖書目錄

第1章　Cell寬帶引擎處理器概述
1.1　背景
1.1.1　設計目標
1.1.2　功率消耗、內存和頻率
1.1.3　本書內容
1.2　硬件環(huán)境
1.2.1　處理器部件
1.2.2　部件互連總線
1.2.3　存儲器接口控制器
1.2.4　Cell寬帶引擎接口單元
1.3　編程環(huán)境
1.3.1　指令集
1.3.2　存儲域和接口
1.3.3　字節(jié)排序法和比特表示法
1.3.4　運行環(huán)境
第2章　PowerPC處理器部件
2.1　POWERPC處理器單元
2.2　POWERPC處理器存儲子系統(tǒng)
2.3　PPE寄存器
2.4　POWERPC指令
2.4.1　數據類型
2.4.2　尋址模式
2.4.3　指令
2.5　向量/SIMD多媒體擴展指令
2.5.1　SIMD向量化
2.5.2　數據類型
2.5.3　尋址模式
2.5.4　指令類型
2.5.5　指令
2.5.6　圖形舍入模式
2.6　向量/SIMD多媒體擴展C/C++語言內置指令
2.6.1　向量數據類型
2.6.2　向量值文字表述
2.6.3　內置指令
第3章　協(xié)同處理部件
3.1　協(xié)同處理單元
3.1.1　本地存儲
3.1.2　寄存器堆
3.1.3　可執(zhí)行單元
3.1.4　浮點型的支持
3.2　內存流控制器
3.2.1　通道
3.2.2　郵箱和信令
3.2.3　MFC命令和命令隊列
3.2.4　DMA控制器
3.2.5　協(xié)同內存管理單元
3.3　SPU指令集
3.3.1　數據類型
3.3.2　指令
3.4　C/C++語言內建指令
3.4.1　向量數據類型
3.4.2　向量文字（Vector Literals）
3.4.3　內建指令
第4章　虛擬存儲環(huán)境
4.1　簡介
4.2　PPE存儲管理
4.2.1　存儲管理單元
4.2.2　地址轉換過程
4.2.3　地址轉換使能
4.2.4　有效-實地址的轉換
4.2.5　分段
4.2.6　分頁
4.2.7　快表
4.2.8　實地址模式
4.2.9　32位模式下的有效地址
4.3　SPE存儲管理
4.3.1　協(xié)同內存管理（SMM）單元
4.3.2　地址轉換使能
4.3.3　分段
4.3.4　分頁
4.3.5　快表
4.3.6　實地址模式
4.3.7　異常處理和存儲保護
第5章　內存映射
5.1　簡介
5.1.1　配置環(huán)的初始化
5.1.2　內存區(qū)域的分配
5.1.3　內存中的保留區(qū)域
5.1.4　保護屬性
5.2　PPE內存映射
5.2.1　PPE內存映射寄存器
5.2.2　預定義的實地址位置
5.3　SPE內存映射
5.3.1　SPE本地存儲的內存映射
5.3.2　SPE內存映射寄存器
5.4　BEI內存映射寄存器
輸入和輸出
第6章　高速緩存管理
6.1　PPE高速緩存
6.1.1　配置
6.1.2　概述
6.1.3　L1高速緩存
6.1.4　跳轉歷史表與鏈接棧
6.1.5　L2 高速緩存
6.1.6　L1和L2 高速緩存管理指令
6.1.7　有效地址至實地址的轉換陣列
6.1.8　快表TLB
6.1.9　指令預取隊列管理
6.1.10　加載子單元管理
6.2　SPE高速緩存
6.2.1　快表
6.2.2　原子單元與原子緩存
6.3　替換管理表
6.3.1　PPE的TLB置換管理表
6.3.2　PPE的L2高速緩存替換管理表
6.3.3　SPE的TLB替換管理表
6.4　I/O地址轉換緩存
第7章　輸入/輸出體系結構
7.1　簡介
7.1.1　輸入/輸出接口
7.1.2　系統(tǒng)配置
7.1.3　輸入/輸出尋址
7.2　數據與訪問類型
7.2.1　數據長度與對齊
7.2.2　原子訪問
7.3　寄存器與數據結構
7.3.1　IOCmd配置寄存器
7.3.2　I/O段表起始地址寄存器
7.3.3　I/O段表
7.3.4　I/O頁表
7.3.5　IOC基地址寄存器
7.3.6　I/O異常狀態(tài)寄存器
7.4　I/O地址轉換
7.4.1　轉換概述
7.4.2　I/O轉換步驟
7.5　I/O異常
7.5.1　I/O異常原因
7.5.2　I/O異常狀態(tài)寄存器
7.5.3　I/O異常屏蔽寄存器
7.5.4　I/O異常響應
7.6　I/O地址轉換緩存
7.6.1　IOST緩存
7.6.2　IOPT緩存
7.7　I/O存儲模型
7.7.1　內存一致性
7.7.2　存儲訪問順序
7.7.3　通過一個IOIF到其他I/O單元的訪問
7.7.4　例程
第8章　資源分配管理
8.1　簡介
第9章　PPE中斷
第10章　PPE多線程
第11章　系統(tǒng)管理器和邏輯分區(qū)
第12章　SPE上下文切換
第13章　時基與遞減器
第14章　對象、可執(zhí)行文件及SPE的加載
第15章　電源與溫度管理
第16章　性能監(jiān)測
第17章　SPE通道和相關MMIO接口
第18章　SPE事件
第19章　DMA傳輸與處理器交互通信
第20章　共享存儲同步
第21章　并行編程
第22章　單指令多數據編程
第23章　SIMD擴展與SPU編程
第24章　SPE編程技巧
附錄A　PPE指令集和內置指令
附錄B　SPU指令集與內置指令
附錄C　性能監(jiān)測信號
術語表