數(shù)字邏輯與VHDL設(shè)計（第三版 英文版）

第1章 設(shè)計概念
　1.1 數(shù)字硬件
　　1.1.1 標準芯片
　　1.1.2 可編程邏輯器件
　　1.1.3 定制芯片
　1.2 設(shè)計過程
　1.3 數(shù)字硬件設(shè)計
　　1.3.1 基本設(shè)計環(huán)
　　1.3.2 計算機結(jié)構(gòu)
　　1.3.3 數(shù)字硬件單元設(shè)計
　1.4 本書中的邏輯電路設(shè)計
　1.5 理論與實踐
　1.6 二進制數(shù)
　　1.6.1 十進制數(shù)和二進制數(shù)間的轉(zhuǎn)換
　參考文獻
第2章 邏輯電路基礎(chǔ)
　2.1 變量與函數(shù)
　2.2 求逆
　2.3 直值表
　2.4 邏輯門與網(wǎng)絡(luò)
　　2.4.1 邏輯網(wǎng)絡(luò)分析
　2.5 布爾代數(shù)
　　2.5.1 維恩圖
　　2.5.2 符號與術(shù)語
　　2.5.3 運算順序
　2.6 使用AND、OR和NOT邏輯門的綜合
　　2.6.1 積和與和積
　2.7　NAND和NOR邏輯網(wǎng)絡(luò)
　2.8　設(shè)計示例
　　2.8.1 三路燈控制
　　2.8.2 乘法器電路
　2.9 CAD工具基礎(chǔ)
　　2.9.1 設(shè)計輸入
　　2.9.2 綜合
　　2.9.3 功能仿真
　　2.9.4 物理設(shè)計
　　2.9.5 時序仿真
　　2.9.6 芯片配置
　2.10 VHDL基礎(chǔ)
　　2.10.1 VHDL中數(shù)字信號的表示
　　2.10.2 編寫簡單的VHDL代碼
　　2.10.3 如何才能不編寫VHDL代碼
　2.11 結(jié)論
　2.12 例題
　習題
　參考文獻
第3章 實現(xiàn)技術(shù)
　3.1 晶體管開關(guān)
　3.2 NMOS邏輯門
　3.3 CMOS邏輯門
　　3.3.1 邏輯門電路的速度
　3.4 負邏輯系統(tǒng)
　3.5 標準芯片
　　3.5.1 400系列標準芯片
　3.6 可編程邏輯器件
　　3.6.1　可編程邏輯陣列(PLA)
　　3.6.2 可編程陣列邏輯(PAL)
　　3.6.3 PLA和PAL的編程
　　3.6.4 復雜可編程邏輯器件(CPLD)
　　3.6.5 現(xiàn)場可編程門陣列
　　3.6.6 使用CAD工具實現(xiàn)CPLD和FPGA中的電路
　　……
第4章 邏輯函數(shù)的優(yōu)化實現(xiàn)
第5章 數(shù)字表示和算術(shù)電路
第6章 組合電路構(gòu)件塊
第7章 觸發(fā)器、寄存器、計數(shù)器和一個簡單的處理器
第8章 同步順序電路
第9章 異步順序電路
第10章 數(shù)字系統(tǒng)設(shè)計
第11章 邏輯電路測試
第12章 計算機輔助設(shè)計工具
部分參考答案