VHDL編程實(shí)例（第四版）

定　價(jià)：￥58.00

作　者：	（美）佩里著；楊承恩，譚克俊，顏德文譯
出版社：	電子工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	行業(yè)軟件及應(yīng)用

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787121087257	出版時(shí)間：	2009-06-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	352	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書(shū)從實(shí)用的角度出發(fā)，用講解實(shí)例的方法，由淺入深地向讀者依次介紹了VHDL的基本概念、建模的過(guò)程、預(yù)定義屬性和配置等基本內(nèi)容，并詳細(xì)地介紹了設(shè)計(jì)描述、邏輯綜合、RTL仿真、布局布線、VITAL仿真，以及系統(tǒng)硬件調(diào)試這樣一個(gè)完整的VHDL設(shè)計(jì)過(guò)程。這樣做目的是希望讀者在完成本書(shū)的各個(gè)例題后，基本能夠掌握基于VHDL的數(shù)字系統(tǒng)設(shè)計(jì)方法，使其數(shù)字系統(tǒng)的設(shè)計(jì)能力上升到一個(gè)新的水平。本書(shū)適合作為高等院校電子及計(jì)算機(jī)類(lèi)專(zhuān)業(yè)，或相關(guān)專(zhuān)業(yè)高年級(jí)學(xué)生或研究生的教材，也可作為工程技術(shù)人員的參考用書(shū)。

作者簡(jiǎn)介

暫缺《VHDL編程實(shí)例（第四版）》作者簡(jiǎn)介

圖書(shū)目錄

第1章 VHDL介紹
　1.1 VHDL術(shù)語(yǔ)
　1.2 在VHDL中描述硬件
　1.3 Entity實(shí)體
　　1.3.1 結(jié)構(gòu)體
　　1.3.2 并行信號(hào)賦值
　　1.3.3 事件安排
　　1.3.4 語(yǔ)句并行性
　　1.3.5 結(jié)構(gòu)設(shè)計(jì)
　　1.3.6 順序行為
　　1.3.7 進(jìn)程語(yǔ)句
　　1.3.8 進(jìn)程聲明區(qū)域
　　1.3.9 進(jìn)程語(yǔ)句部分
　　1.3.10 進(jìn)程的執(zhí)行
　　1.3.11 順序語(yǔ)句
　　1.3.12 結(jié)構(gòu)體選擇
　　1.3.13 配置語(yǔ)句
　　1.3.14 配置的作用
　　本章小結(jié)
第2章行為建模
　2.1 行為建模入門(mén)
　2.2 傳輸延遲與慣性延遲
　　2.2.1 慣性延遲
　　2.2.2 傳輸延遲
　　2.2.3 慣性延遲模型
　　2.2.4 傳輸延遲模型
　2.3 仿真delta
　2.4 驅(qū)動(dòng)器
　　2.4.1 驅(qū)動(dòng)器的創(chuàng)建
　　2.4.2 壞的多驅(qū)動(dòng)模型
　2.5 類(lèi)屬
　2.6 塊語(yǔ)句
　　2.6.1 塊的構(gòu)成
　　2.6.2 塊的保護(hù)
　本章小結(jié)
第3章順序進(jìn)程
　3.1 進(jìn)程語(yǔ)句
　　3.1.1 敏感列表
　　3.1.2 進(jìn)程舉例
　3.2 信號(hào)賦值與變量賦值
　　3.2.1 不正確的mux例子
　　3.2.2 正確的mux例子
　3.3 順序語(yǔ)句
　3.4 IF語(yǔ)句
　3.5 CASE語(yǔ)句
　3.6 LOOP循環(huán)
　　3.6.1 LOOP語(yǔ)句
　　3.6.2 NEXT語(yǔ)句
　3.7 EXIT語(yǔ)句
　3.8 ASSERT語(yǔ)句
　3.9 WAIT語(yǔ)句
　　3.9.1 WAIT ON信號(hào)
　　3.9.2 WAIT UNTIL布爾表達(dá)式
　　3.9.3 WAIT FOR時(shí)間表達(dá)式
　　3.9.4 多重WAIT條件
　　3.9.5 WAIT超時(shí)
　　3.9.6 敏感列表和WAIT語(yǔ)句
　3.10 并行賦值問(wèn)題
　3.11 被動(dòng)進(jìn)程
　本章小結(jié)
第4章數(shù)據(jù)類(lèi)型
　4.1 對(duì)象類(lèi)型
　　4.1.1 信號(hào)
　　4.1.2 變量
　　4.1.3 常數(shù)
　4.2 數(shù)據(jù)類(lèi)型
　　4.2.1 標(biāo)量類(lèi)型
　　4.2.2 復(fù)合類(lèi)型
　　4.2.3 不完整類(lèi)型
　　4.2.4 文件類(lèi)型
　4.3 文件類(lèi)型的注意事項(xiàng)
　4.4 子類(lèi)型
　本章小結(jié)
第5章子程序和程序包
第6章預(yù)定義屬性
第7章配置
第8章 VHDL高級(jí)特性
第9章綜合
第10章 VHDL綜合設(shè)計(jì)
第11章高級(jí)設(shè)計(jì)流程
第12章頂層系統(tǒng)設(shè)計(jì)
第13章 CPU：綜合描述
第14章 CPU：RTL仿真
第15章 CPU設(shè)計(jì)：綜合結(jié)果
第16章布局布線
第17章 CPU：VITAL仿真第18章快速調(diào)試技術(shù)
附錄A
附錄B
附錄C
附錄D