計(jì)算機(jī)組成原理

前言
第1章 計(jì)算機(jī)系統(tǒng)概論
1.1 計(jì)算機(jī)的發(fā)展與應(yīng)用
1.1.1 計(jì)算機(jī)的產(chǎn)生
1.1.2 計(jì)算機(jī)的發(fā)展
1.1.3 微型計(jì)算機(jī)的產(chǎn)生與發(fā)展
1.1.4 計(jì)算機(jī)的應(yīng)用
1.1.5 計(jì)算機(jī)的未來展望
1.2 計(jì)算機(jī)的基本組成
1.2.1 計(jì)算機(jī)軟、硬件的概念
1.2.2 計(jì)算機(jī)硬件的基本組成
1.2.3 指令與軟件
1.2.4 計(jì)算機(jī)的工作過程
1.3 計(jì)算機(jī)系統(tǒng)簡介
1.3.1 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.3.2 計(jì)算機(jī)組成與計(jì)算機(jī)體系結(jié)構(gòu)
1.4 計(jì)算機(jī)主要性能指標(biāo)
1.4.1 CPU的相關(guān)指標(biāo)
1.4.2 存儲器的相關(guān)指標(biāo)
1.4.3 計(jì)算機(jī)系統(tǒng)的相關(guān)指標(biāo)
本章小結(jié)
習(xí)題1
第2章 計(jì)算機(jī)邏輯部件基礎(chǔ)
2.1 數(shù)字電路基礎(chǔ)
2.1.1 半導(dǎo)體材料和晶體二極管簡介
2.1.2 雙極型三極管的結(jié)構(gòu)及其伏安特性
2.1.3 MOS管的結(jié)構(gòu)及其工作特性
2.2 布爾代數(shù)與門電路
2.2.1 布爾代數(shù)
2.2.2 基本邏輯運(yùn)算與復(fù)合邏輯運(yùn)算
2.2.3 門電路
2.3 組合邏輯電路
2.3.1 加法器
2.3.2 譯碼器
2.3.3 多路選擇器
2.4 時序邏輯電路
2.4.1 觸發(fā)器
2.4.2 計(jì)數(shù)器
2.5 數(shù)字系統(tǒng)設(shè)計(jì)簡介
2.5.1 數(shù)字系統(tǒng)設(shè)計(jì)方法
2.5.2 可編程邏輯器件簡介
本章小結(jié)
習(xí)題2
第3章 計(jì)算機(jī)中信息的表示和數(shù)值運(yùn)算
3.1 數(shù)制與編碼
3.1.1 進(jìn)位計(jì)數(shù)制及其相互轉(zhuǎn)換
3.1.2 十進(jìn)制數(shù)的編碼
3.1.3 字符與字符串編碼
3.1.4 漢字及其他信息的編碼表示
3.1.5 校驗(yàn)碼
3.2 數(shù)值數(shù)據(jù)的表示
3.2.1 真值和機(jī)器數(shù)
3.2.2 無符號數(shù)和有符號數(shù)
3.2.3 定點(diǎn)表示和浮點(diǎn)表示
3.2.4 IEEE754標(biāo)準(zhǔn)
3.3 定點(diǎn)數(shù)的運(yùn)算
3.3.1 移位運(yùn)算
3.3.2 補(bǔ)碼加減運(yùn)算與溢出
3.3.3 乘法運(yùn)算
3.3.4 除法運(yùn)算
3.4 浮點(diǎn)數(shù)的運(yùn)算
3.4.1 浮點(diǎn)數(shù)的加減運(yùn)算
3.4.2 浮點(diǎn)數(shù)的乘除運(yùn)算
3.5 算術(shù)邏輯單元ALU
3.5.1 串行加法器和并行加法器
3.5.2 ALU的功能和結(jié)構(gòu)
本章小結(jié)
習(xí)題3
第4章 存儲器層次結(jié)構(gòu)
4.1 存儲器概述
4.1.1 存儲器的分類
4.1.2 存儲器的性能指標(biāo)
4.1.3 存儲器的層次化結(jié)構(gòu)
4.2 半導(dǎo)體隨機(jī)存取存儲器
4.2.1 SRAM存儲器
4.2.2 DRAM存儲器
4.3 只讀存儲器
4.4 主存儲器與CPU的連接
4.5 高性能存儲器介紹
4.5.1 提高主存性能的措施
4.5.2 雙口RAM和多模塊存儲器
4.5.3 DRAM技術(shù)的發(fā)展
4.6 高速緩沖存儲器
4.6.1 程序訪問的局部性
4.6.2 Cache的基本工作原理
4.6.3 Cache與主存的地址映像方式
4.6.4 Cache的替換算法與寫策略
4.6.5 Cache應(yīng)用舉例
4.7 虛擬存儲器
4.7.1 虛擬存儲器的基本概念
4.7.2 段式虛擬存儲器
4.7.3 頁式虛擬存儲器
4.7.4 段頁式虛擬存儲器
4.7.5 快表TLB
4.8 輔助存儲器介紹
4.8.1 輔存概述
4.8.2 磁記錄原理與記錄方式
4.8.3 硬磁盤存儲器與磁盤陣列
4.8.4 磁帶存儲器
4.8.5 光盤存儲器
本章小結(jié)
習(xí)題4
第5章 指令系統(tǒng)
5.1 指令格式
5.1.1 指令的基本格式
5.1.2 定長操作碼與擴(kuò)展操作碼
5.1.3 指令字長
5.2 操作數(shù)類型和操作類型
5.2.1 操作數(shù)類型
5.2.2 數(shù)據(jù)在存儲器中的存放方式
5.2.3 操作類型
5.2.4 Pentium機(jī)器數(shù)據(jù)類型和操作類型
5.3 指令的尋址方式
5.3.1 指令尋址
5.3.2 數(shù)據(jù)尋址
5.4 CISC與RISC技術(shù)
5.4.1 指令系統(tǒng)的發(fā)展
5.4.2 RISC的特點(diǎn)
5.5 指令格式舉例
5.5.1 設(shè)計(jì)指令格式應(yīng)考慮的因素
5.5.2 指令格式舉例
本章小結(jié)
習(xí)題五
第6章 CPU的功能與結(jié)構(gòu)
6.1 CPU的功能
6.2 CPU的基本結(jié)構(gòu)
6.2.1 CPU的結(jié)構(gòu)框圖
6.2.2 CPU的寄存器結(jié)構(gòu)
6.2.3 控制單元與中斷系統(tǒng)
6.2.4 CPU內(nèi)部數(shù)據(jù)通路
6.3 CPU的外部特性
6.3.1 8086的引腳定義
6.3.2 80386的引腳定義
本章小結(jié)
習(xí)題6
第7章 控制單元CU
7.1 控制器的功能與組成
7.1.1 控制器的功能
7.1.2 控制器的組成
7.2 指令周期與多級時序系統(tǒng)
7.2.1 指令周期的概念
7.2.2 多級時序系統(tǒng)
7.2.3 多級時序系統(tǒng)舉例
7.3 指令的執(zhí)行過程
7.4 控制方式
7.5 指令流水線
7.6 動態(tài)流水線的基本概念
7.7 超標(biāo)量的基本概念
7.8 CPU舉例
7.8.1 RISC的CPU結(jié)構(gòu)
7.8.2 RISC的編譯優(yōu)化
本章小結(jié)
習(xí)題7
第8章 控制單元的設(shè)計(jì)
8.1 硬布線控制器設(shè)計(jì)
8.1.1 硬布線控制的基本方法
8.1.2 硬布線控制器的組成
8.1.3 硬布線控制器的設(shè)計(jì)
8.2 微程序控制器設(shè)計(jì)
8.2.1 微程序設(shè)計(jì)思想的產(chǎn)生
8.2.2 微程序控制的基本原理
8.2.3 微指令的編碼方式
8.2.4 微地址的形成方式
8.2.5 微指令格式及執(zhí)行方式
本章小結(jié)
習(xí)題8
第9章 系統(tǒng)總線
9.1 總線概述
9.1.1 總線的基本概念
9.1.2 總線的分類
9.2 總線的組成與連接方式
9.2.1 總線的基本組成
9.2.2 總線的基本連接方式
9.3 總線特性與性能指標(biāo)
9.3.1 總線特性
9.3.2 總線性能指標(biāo)
9.4 總線仲裁與總線操作
9.4.1 總線仲裁
9.4.2 總線操作
9.5 總線標(biāo)準(zhǔn)舉例
本章小結(jié)
習(xí)題9
第10章 輸入輸出系統(tǒng)
10.1 輸入輸出系統(tǒng)基本概念
10.1.1 輸入輸出系統(tǒng)的發(fā)展概況
10.1.2 輸入輸出系統(tǒng)的組成
10.1.3 I／O設(shè)備與主機(jī)的聯(lián)系方式
10.1.4 I／O與主機(jī)信息傳送的控制方式
10.2 外部設(shè)備舉例
10.2.1 輸入設(shè)備
10.2.2 輸出設(shè)備
10.3 I／O接口
10.3.1 概述
10.3.2 接口的功能和基本結(jié)構(gòu)
10.3.3 接口類型
10.3.4 I／O端口及其編址
10.4 程序查詢方式
10.4.1 程序查詢流程
10.4.2 程序查詢方式的接口電路
10.5 程序中斷方式
10.5.1 中斷的基本概念
10.5.2 中斷的響應(yīng)、處理過程
10.5.3 多重中斷處理
10.5.4 程序中斷方式的接口電路
10.5.5 中斷控制器舉例
10.6 DMA方式
10.6.1 DMA方式的特點(diǎn)
10.6.2 DMA控制器的功能和組成
10.6.3 DMA傳送過程
10.7 通道方式
10.8 外設(shè)接口舉例
本章小結(jié)
習(xí)題10
附錄1 陣列乘法器與陣列除法器
附錄2 74181與AM2901
附錄3 相聯(lián)存儲器
附錄4 MAX+plus II軟件
附錄5 VHDL語言
參考文獻(xiàn)