微機(jī)原理與接口技術(shù)

第1章 微機(jī)基礎(chǔ)
1.1 計算機(jī)中的數(shù)和字符
1.1.1 進(jìn)位制
1.1.2 數(shù)的機(jī)器表示
1.1.3 字符編碼
l.2 微機(jī)的基本結(jié)構(gòu)
1.2.1 馮諾依曼結(jié)構(gòu)
1.2.2 微機(jī)的硬件組成
1.3 微機(jī)的軟件系統(tǒng)
1.3.1 指令和指令系統(tǒng)
13.2 程序和語言
1.3.3 微機(jī)軟件系統(tǒng)
1.4 微機(jī)系統(tǒng)的發(fā)展
1.4.1 微機(jī)的誕生
1.4.2 微處理器的發(fā)展
1.4.3 微機(jī)系統(tǒng)的發(fā)展
習(xí)題1
第2章 微處理器的功能結(jié)構(gòu)
2.1 8086的內(nèi)部結(jié)構(gòu)
2.2 8086的寄存器結(jié)構(gòu)
2.2.1 通用寄存器
2.2.2 段寄存器
2.2.3 指令指針寄存器
2.2.4 標(biāo)志寄存器
2.3 8086的存儲組織
2.3.1 物理空間與字節(jié)序
2.3.2 邏輯空間
2.3.3 存儲管理
2.4 8086的I/O組織
2.5 32位微處理器
2.5.1 內(nèi)部結(jié)構(gòu)
2.5.2 寄存器結(jié)構(gòu)
2.5.3 工作模式
2.5.4 保護(hù)模式下的存儲組織
2.5.5 任務(wù)管理
習(xí)題2
第3章 指令系統(tǒng)與尋址方式
3.1 8086尋址方式
3.1.1指令
3.1.2 操作數(shù)
3.1.3 尋址方式
3.2 8086指令格式
3.3 8086指令系統(tǒng)
3.3.1 數(shù)據(jù)傳送指令
3.3.2 算術(shù)運(yùn)算指令
3.3.3 邏輯指令
3.3.4 串指令
3.3.5 控制轉(zhuǎn)移指令
3.3.6 處理器控制指令
3.4 80x86尋址方式及指令的擴(kuò)充
3.4.1 尋址方式的擴(kuò)充
3.4.2 指令系統(tǒng)的擴(kuò)充
習(xí)題3
第4章 匯編語言程序設(shè)計
4.1 匯編語言概述
4.1.1 匯編語言的特點(diǎn)
4.1.2 匯編程序
4.1.3 匯編語言的組成
4.2 偽指令
4.2.1 程序格式
4.2.2 段定義
4.2.3 變量定義
4.2.4 常數(shù)、變量、標(biāo)號、表達(dá)式
4.2.5 符號定義
4.2.6 地址對齊
4.2.7 結(jié)構(gòu)定義
4.3 程序的基本結(jié)構(gòu)
4.3.1 基本的程序框架
4.3.2 程序結(jié)構(gòu)
4.3.3 順序結(jié)構(gòu)
4.3.4 分支結(jié)構(gòu)
4.3.5 循環(huán)結(jié)構(gòu)
4.4 子程序結(jié)構(gòu)
4.4.1 子程序定義
4.4.2 子程序調(diào)用和返回
4.4.3 環(huán)境的保存和恢復(fù)
4.4.4 參數(shù)的傳遞
4.4.5 高級語言參數(shù)傳遞
4.4.6 遞歸
4.5 宏和條件匯編
4.5.1 宏
4.5.2 條件匯編
習(xí)題4
第5章 處理器外部特性與輸入/輸出
5.1 處理器外部特性
5.1.1 8086的引腳功能
5.1.2 8086工作時序
5.1.3 兩種模式下系統(tǒng)的典型連接
5.2 I/O接口概述
5.2.1 I/O接口的功能
5.2.2 I/O接口的基本結(jié)構(gòu)
5.2.3 I/O端口的編址
5.2.4 I/O端口地址譯碼
5.2.5 基本輸入/輸出接口
5.3 處理器與外設(shè)的數(shù)據(jù)傳送方式
5.3.1 程序控制方式
5.3.2 中斷方式
5.3.3 直接存儲器訪問方式
習(xí)題5
第6章 存儲器
6.1 多級存儲體系
6.2 半導(dǎo)體存儲器
6.2.1 半導(dǎo)體存儲器的分類
6.2.2 RAM的結(jié)構(gòu)
6.2.3 現(xiàn)代RAM
6.3 內(nèi)存儲器的組織
6.3.1 內(nèi)存儲器的結(jié)構(gòu)
6.3.2 存儲體的構(gòu)造
6.3.3 存儲器與CPU的連接
6.4 Cache
6.4.1 Cachff的基本原理
6.4.2 Cache的結(jié)構(gòu)
6.4.3 Cache的策略
6.4.4 Pentinum的Cache
習(xí)題6
第7章 中斷與定時技術(shù)
7.1 中斷的基本概念
7.1.1 中斷
7.1.2 中斷源及中斷源識別
7.1.3 中斷優(yōu)先級
7.1.4 中斷嵌套
7.1.5 中斷處理過程
7.2 8086的中斷系統(tǒng)
7.2.1 8086中斷類型
7.2.2 中斷向量表
7.2.3 8086中斷響應(yīng)過程
7.3 可編程中斷控制器8259A
7.3.1 8259A的內(nèi)部結(jié)構(gòu)及引腳
7.3.2 8259A的工作方式
7.3.3 8259A的編程
7.4 8259A應(yīng)用舉例
7.5 硬件中斷服務(wù)程序的編寫
7.6 定時與計數(shù)技術(shù)
7.6.1 可編程定時/計數(shù)器8253/8254
7.6.2 8253/8254工作方式
7.6.3 8253/8254編程
7.6.4 8253/8254的應(yīng)用
習(xí)題7
第8章 常用接口技術(shù)
8.1 可編程并行接口8255A
8.1.1 8255A的內(nèi)部結(jié)構(gòu)及引腳
8.1.2 8255A的控制字
8.1.3 8255A的工作方式
8.1.4 8255A的應(yīng)用
8.2 串行接口
8.2.1 串行通信基礎(chǔ)
8.2：2 串行接口標(biāo)準(zhǔn)
8.2.3 可編程串行通信接口Intel 8251
8.3 DMA傳輸
8.3.1 DMA傳輸過程
8.3.2 DMA控制器8237A
8.3.3 8237A應(yīng)用實例
8.4 數(shù)/模、模/數(shù)轉(zhuǎn)換
8.4.1 模擬輸入/輸出系統(tǒng)
8.4.2 數(shù)/模轉(zhuǎn)換器接口
8.4.3 模/數(shù)轉(zhuǎn)換器接口
習(xí)題8
第9章 外部設(shè)備接口
9.1 概述
9.2 鍵盤
9.2.1 鍵盤接口
9.2.2 PC鍵盤及接口
9.3 打印機(jī)接口
9.4 顯示器
9.4.1 LED顯示器
9.4.2 CRT顯示器及接口
9.4.3 液晶顯示器
習(xí)題9
第10章 總線
10.1 概述
10.1.1 總線的發(fā)展過程及分類
10.1.2 總線的傳送過程
10.1.3 總線控制方式
10.1.4 總線的性能參數(shù)
10.2 ISA總線
10.3 PCI總線
10.3.1 PCI體系的基本概念
10.3.2 PCI總線的特點(diǎn)
10.3.3 PCI總線信號定義
10.3.4 PcI總線事務(wù)
10.4 USB總線
10.4.1 概述
10.4.2 USB體系結(jié)構(gòu)
10.4.3 USB總線協(xié)議
習(xí)題10
參考文獻(xiàn)