數(shù)字系統(tǒng)設(shè)計與Verilog HDL（第4版）

定　價：￥39.90

作　者：	王金明編著
出版社：	電子工業(yè)出版社
叢編項：
標(biāo)　簽：	行業(yè)軟件及應(yīng)用

購買這本書可以去

ISBN：	9787121124259	出版時間：	2011-01-01	包裝：	平裝
開本：	16開	頁數(shù)：	397	字?jǐn)?shù)：

內(nèi)容簡介

　　《數(shù)字系統(tǒng)設(shè)計與Verilog HDL（第4版）》根據(jù)EDA課程教學(xué)要求，以提高數(shù)字設(shè)計能力為目的，系統(tǒng)闡述數(shù)字系統(tǒng)開發(fā)的相關(guān)知識，主要內(nèi)容包括EDA技術(shù)、FPGA/CPLD器件、Verilog硬件描述語言等。全書以Quartus Ⅱ、Synplify Pro軟件為平臺，以Verilog—1995和Verilog—2001語言標(biāo)準(zhǔn)為依據(jù)，以可綜合的設(shè)計為重點(diǎn)，通過大量經(jīng)過驗(yàn)證的數(shù)字設(shè)計實(shí)例，系統(tǒng)闡述數(shù)字系統(tǒng)設(shè)計的方法與技術(shù)，由淺入深地介紹Verilog工程開發(fā)的知識與技能。讀者對象：《數(shù)字系統(tǒng)設(shè)計與Verilog HDL（第4版）》的特點(diǎn)是：著眼于實(shí)用，緊密聯(lián)系教學(xué)實(shí)際，實(shí)例豐富。全書深入淺出，概念清晰，語言流暢?？勺鳛殡娮?、通信、微電子、信息、電路與系統(tǒng)、通信與信息系統(tǒng)及測控技術(shù)與儀器等專業(yè)本科生和研究生的教學(xué)用書，也可供從事電路設(shè)計和系統(tǒng)開發(fā)的工程技術(shù)人員閱讀參考?！稊?shù)字系統(tǒng)設(shè)計與Verilog HDL（第4版）》配有教學(xué)課件，可從華信教育資源網(wǎng)（www.hxedu.com.cn）免費(fèi)下載。

作者簡介

暫缺《數(shù)字系統(tǒng)設(shè)計與Verilog HDL（第4版）》作者簡介

圖書目錄

第1章 EDA技術(shù)概述\t
1.1 EDA技術(shù)及其發(fā)展\t
1.2 Top-down設(shè)計與IP核復(fù)用\t
1.3 數(shù)字設(shè)計的流程\t
1.4 常用的EDA軟件工具\(yùn)t
1.5 EDA技術(shù)的發(fā)展趨勢\t
習(xí)題1\t
第2章 FPGA/CPLD器件\t
2.1 PLD器件概述\t
2.2 PLD的基本原理與結(jié)構(gòu)\t
2.3 低密度PLD的原理與結(jié)構(gòu)\t
2.4 CPLD的原理與結(jié)構(gòu)\t
2.5 FPGA的原理與結(jié)構(gòu)\t
2.6 FPGA/CPLD的編程元件
2.7 邊界掃描測試技術(shù)\t
2.8 FPGA/CPLD的編程與配置\t
2.9 FPGA/CPLD器件概述\t
2.10 FPGA/CPLD的發(fā)展趨勢\t
習(xí)題2\t
第3章 Quartus Ⅱ集成開發(fā)工具\(yùn)t
3.1 Quartus Ⅱ原理圖設(shè)計\t
3.2 Quartus Ⅱ的優(yōu)化設(shè)置\t
3.3 Quartus Ⅱ的時序分析\t
3.4 基于宏功能模塊的設(shè)計
習(xí)題3\t
第4章 Verilog設(shè)計初步\t
4.1 Verilog簡介\t
4.2 Verilog模塊的結(jié)構(gòu)\t
4.3 Verilog基本組合電路設(shè)計\t
4.4 Verilog基本時序電路設(shè)計\t
4.5 Synplify Pro綜合器\t
4.6 Synplify綜合器\t
習(xí)題4\t
第5章 Verilog語法與要素\t
5.1 Verilog語言要素\t
5.2 常量\t
5.3 數(shù)據(jù)類型\t
5.4 參數(shù)\t
5.5 向量
5.6 運(yùn)算符\t
習(xí)題5\t
第6章 Verilog行為語句\t
第7章 Verilog設(shè)計的層次與風(fēng)格\t
第8章 Verilog有限狀態(tài)機(jī)設(shè)計\t
第9章 Verilog設(shè)計進(jìn)階\t
第10章 Verilog設(shè)計的優(yōu)化\t
第11章 Verilog仿真與驗(yàn)證\t
第12章 Verilog語言的發(fā)展\t
第13章通信與信號處理設(shè)計實(shí)例\t
附錄A Verilog HDL（IEEE Std 1364—1995）關(guān)鍵字\t
附錄B Verilog HDL（IEEE Std 1364—2001）關(guān)鍵字\t
附錄C DE2系統(tǒng)介紹\t
附錄D DE2—70系統(tǒng)介紹\t
附錄E 有關(guān)術(shù)語與縮略語\t
參考文獻(xiàn)\t