Protel DXP 2004 SP2原理圖與PCB設(shè)計(jì)（第2版）

第1章 認(rèn)識Protel DXP 2004
1.1 Protel DXP 2004的特點(diǎn)
1.2 Protel DXP 2004的SP2升級包
1.3 Protel DXP 2004安裝
1.4 本章小結(jié)
1.5 思考與練習(xí)
第2章 原理圖設(shè)計(jì)基礎(chǔ)
2.1 Protel DXP 2004主窗口
2.2 Protel DXP 2004原理圖操作入門
2.3 設(shè)置圖紙和環(huán)境參數(shù)
2.4 原理圖設(shè)計(jì)綜合實(shí)例
2.5 本章小結(jié)
2.6 思考與練習(xí)
第3章 原理圖設(shè)計(jì)過程
3.1 放置電路元素
3.2 非電氣繪圖工具
3.3 電氣組件的通用編輯
3.4 原理圖編輯高級技巧
3.6 本章小結(jié)
3.7 思考與練習(xí)
第4章 層次原理圖設(shè)計(jì)
4.1 層次式電路設(shè)計(jì)
4.2 多通道原理圖設(shè)計(jì)
4.3 實(shí)例講解——串行通信電路
4.4 本章小結(jié)
4.5 思考與練習(xí)
第5章 電氣檢查和生成報(bào)表
5.1 原理圖的電氣檢查
5.2 創(chuàng)建網(wǎng)絡(luò)表
5.3 生成元器件報(bào)表
5.4 生成元器件交叉參考表
5.5 輸出任務(wù)配置文件
5.6 實(shí)例講解
5.7 本章小結(jié)
5.8 思考與練習(xí)
第6章 制作元器件與建立元器件庫
6.1 元器件庫編輯器
6.2 創(chuàng)作元器件庫
6.3 產(chǎn)生元器件報(bào)表
6.4 創(chuàng)建集成元器件庫
6.5 實(shí)例講解
6.6 本章小結(jié)
6.7 思考與練習(xí)
第7章 電路仿真
7.1 電路仿真的一般步驟
7.2 常用仿真元器件參數(shù)
7.3 仿真信號源
7.4 仿真?zhèn)鬏斁€庫
7.5 仿真數(shù)學(xué)函數(shù)庫
7.6 初始狀態(tài)的設(shè)置
7.7 仿真方式設(shè)置
7.8 電路仿真實(shí)例
7.9 綜合實(shí)例
7.10 本章小結(jié)
7.11 思考與練習(xí)
第8章 原理圖設(shè)計(jì)綜合實(shí)例
8.1 單片機(jī)智能溫度自動控制系統(tǒng)
8.2 本章小結(jié)
8.3 思考與練習(xí)
第9章 PCB設(shè)計(jì)基本概念
9.1 PCB的基礎(chǔ)知識
9.2 PCB設(shè)計(jì)中的術(shù)語
9.3 PCB設(shè)計(jì)的基本原則
9.4 PCB的設(shè)計(jì)流程
9.5 思考與練習(xí)
第10章 PCB設(shè)計(jì)基礎(chǔ)
10.1 PCB文檔的基本操作
10.2 PCB環(huán)境參數(shù)的設(shè)置
10.3 PCB中圖件的放置
10.4 載入網(wǎng)絡(luò)表和元器件
10.5 本章小結(jié)
10.6 思考與練習(xí)
第11章 PCB布局與布線
11.1 設(shè)計(jì)規(guī)則
11.2 元器件的布局
11.3 自動布線
11.4 手動布線
11.5 放置覆銅
11.6 補(bǔ)淚滴
11.7 包地
11.8 內(nèi)電層分割
11.9 本章小結(jié)
11.10 思考與練習(xí)
第12章 PCB元器件庫管理
12.1 創(chuàng)建PCB元器件和元器件庫
12.2 創(chuàng)建項(xiàng)目元器件封裝庫
12.3 創(chuàng)建集成元器件庫
12.4 本章小結(jié)
12.5 思考與練習(xí)
第13章 PCB的輸出
13.1 設(shè)計(jì)規(guī)則檢查
13.2 生成PCB信息報(bào)表
13.3 生成元器件報(bào)表
13.4 生成網(wǎng)絡(luò)表狀態(tài)報(bào)表
13.5 3D效果圖輸出
13.6 本章小結(jié)
13.7 思考與練習(xí)
第14章 綜合實(shí)例——電子鐘
14.1 電子鐘的設(shè)計(jì)與制作
14.2 本章小結(jié)
14.3 思考與練習(xí)
第15章 信號完整性分析
15.1 信號完整性簡介
15.2 添加信號完整性分析模型
15.3 信號完整性規(guī)則設(shè)置
15.4 信號完整性分析設(shè)定
15.5 信號完整分析實(shí)例
15.6 本章小結(jié)
15.7 思考與聯(lián)系
第16章 VHDL語言與FPGA設(shè)計(jì)
16.1 PLD、CPLD、FPGA的基本概念
16.2 VHDL語言簡介
16.3 基于原理圖的FPGA設(shè)計(jì)
16.4 基于VHDL語言的設(shè)計(jì)
16.5 VHDL與原理圖的混合設(shè)計(jì)
16.6 本章小結(jié)
16.7 思考與練習(xí)
第17章 Protel 99 SE導(dǎo)入向?qū)?br /> 17.1 Protel 99 SE導(dǎo)入向?qū)鞯膽?yīng)用
17.1 本章小結(jié)
參考文獻(xiàn)