CPLD/FPGA設(shè)計與應(yīng)用高級教程

定　價：￥39.00

作　者：	郭利文，鄧月明編著
出版社：	北京航空航天大學出版社
叢編項：
標　簽：	行業(yè)軟件及應(yīng)用

購買這本書可以去

ISBN：	9787512402461	出版時間：	2011-01-01	包裝：	平裝
開本：	16開	頁數(shù)：	308	字數(shù)：

內(nèi)容簡介

　　《CPLD/FPGA設(shè)計與應(yīng)用高級教程》結(jié)合目前主流的cpld／fpga產(chǎn)品以及最流行的設(shè)計理念，系統(tǒng)、詳細地介紹cpld／fpga的硬件結(jié)構(gòu)、硬件描述語言與驗證語言的基礎(chǔ)應(yīng)用以及高級應(yīng)用；詳細介紹如何使用verilog hdl語言進行有限狀態(tài)機設(shè)計和testbench設(shè)計，以及如何使用modelsim進行功能仿真和時序仿真；簡要介紹驗證方法學的基本概念以及驗證語言的比較，并就cpld／fpga的系統(tǒng)應(yīng)用進行了詳細探討，包括dsp設(shè)計、嵌入式處理器設(shè)計、hardcopy設(shè)計、嵌入式邏輯分析儀的使用以及cpld／fpga的板級設(shè)計?！禖PLD/FPGA設(shè)計與應(yīng)用高級教程》既可作為電子信息、通信工程以及相關(guān)工科專業(yè)的本科高年級學生和研究生教材，也可作為全國大學生電子設(shè)計競賽的培訓教材，以及從事電子電路系統(tǒng)設(shè)計與cpld／fpga／asic設(shè)計的工程技術(shù)人員的參考用書。

作者簡介

暫缺《CPLD/FPGA設(shè)計與應(yīng)用高級教程》作者簡介

圖書目錄

第1章概述
　1.1 數(shù)字電路基礎(chǔ)及發(fā)展演變
　1.2 cpld／fpga的介紹
　1.3 設(shè)計語言及其方法的介紹
　1.4 硬件語言與軟件語言的區(qū)別
　1.5 設(shè)計與驗證流程
　1.6 cpld／fpga的前景與展望
　1.7 本章小結(jié)
　1.8 思考與練習
第2章 cpld／fpga硬件結(jié)構(gòu)
　2.1 pld的分類
　2.2 乘積項結(jié)構(gòu)的基本原理
　2.3 查找表結(jié)構(gòu)的基本原理
　2.4 傳統(tǒng)cpld的基本結(jié)構(gòu)
　2.5 傳統(tǒng)fpga的基本結(jié)構(gòu)
　2.6 最新cpld的基本結(jié)構(gòu)
　2.7 最新fpga的基本結(jié)構(gòu)
　2.8 cpld與fpga的選擇
　2.9 cpld／fpga的配置
　2.10 本章小結(jié)
　2.11 思考與練習
第3章 verilog hdl語法基礎(chǔ)
　3.1 verilog hdl的特點
　3.2 verilog hdl的描述方式
　3.3 模塊和端口
　3.4 注釋
　3.5 常量、變量與邏輯值
　3.6 操作符
　3.7 操作數(shù)
　3.8 參數(shù)指令
　3.9 編譯指令
　3.10 系統(tǒng)任務(wù)和系統(tǒng)函數(shù)
　3.11 實例1：串并轉(zhuǎn)換程序設(shè)計
　3.12 本章小結(jié)
　3.13 思考與練習
第4章 verilog的描述與參數(shù)化設(shè)計
　4.1 數(shù)據(jù)流描述
　4.2 行為級描述
　4.3 結(jié)構(gòu)化描述
　4.4 高級編程語句
　4.5 參數(shù)化設(shè)計
　4.6 混合描述
　4.7 實例2：i2c slave控制器的設(shè)計
　4.8 本童小結(jié)
　4.9 思考與練習
第5章有限狀態(tài)機設(shè)計
　5.1 有限狀態(tài)機的基本概念
　5.2 狀態(tài)機描述的基本語法
　5.3 狀態(tài)編碼
　5.4 狀態(tài)初始化
　5.5 full case與parallel case
　5.6 狀態(tài)機的描述
　5.7 實例3：pci slave接口設(shè)計
　5.8 本章小結(jié)
　5.9 思考與練習
第6章約束與延時分析
　6.1 約束的目的
　6.2 引腳約束及電氣標準設(shè)定
　6.3 時序約束的基本概念
　6.4 時序約束的本質(zhì)
　6.5 靜態(tài)延時分析
　6.6 統(tǒng)計靜態(tài)延時分析
　6.7 動態(tài)延時分析
　6.8 實例4：建立時間和保持時間違例分析
　6.9 時序違例及解決方式
　6.10 實例5：四角測試中的時序分析
　6.11 實例6：lpc slave接口設(shè)計
　6.12 本章小結(jié)
　6.13 思考與練習
第7章 rtl設(shè)計原則及技巧
　7.1 rtl設(shè)計的主要原則
　7.2 rtl設(shè)計的主要技巧
　7.3 組合邏輯設(shè)計
　7.4 時序邏輯設(shè)計
　7.5 代碼風格
　7.6 實例8：信號消抖時的亞穩(wěn)態(tài)及解決方案
　7.7 本章小結(jié)
　7.8 思考與練習
第8章仿真與testbench設(shè)計
　8.1 仿真概述
　8.2 仿真器的選擇
　8.3 modelsim簡介與仿真
　8.4 testbench設(shè)計
　8.5 testbench結(jié)構(gòu)化
　8.6 實例9：基于modelsim的i2c slavetestbench設(shè)計
　8.7 實例10：基于modelsim的lpc slave接口仿真設(shè)計
　8.8 實例11：基于modelsim的信號消抖程序仿真設(shè)計
　8.9 本章小結(jié)
　8.10 思考與練習
第9章 cpld／fpga的驗證方法學
　9.1 驗證與仿真
　9.2 驗證與測試
　9.3 驗證的期望
　9.4 驗證的語言
　9.5 斷言
　9.6 驗證的分類
　9.7 代碼覆蓋
　9.8 驗證工具
　9.9 驗證計劃
　9.10 dft
　9.11 版本控制
　9.12 實例12：基于fsm的sva斷言驗證設(shè)計
　9.13 本章小結(jié)
　9.14 思考與練習
第10章 cpld／fpga的高級應(yīng)用
　10.1 基于dsp的fpga設(shè)計
　10.2 基于嵌入式處理器的fpga設(shè)計
　10.3 典型的sopc運用：nios ii簡介及應(yīng)用
　10.4 基于hardcopy技術(shù)的fpga設(shè)計
　10.5 嵌入式邏輯分析儀
　10.6 本章小結(jié)
　10.7 思考與練習
第11章 cpld／fpga系統(tǒng)設(shè)計
　11.1 常用電平標準及其接口設(shè)計
　11.2 信號完整性概述
　11.3 高速設(shè)計與serdes
　11.4 電源完整性概述
　11.5 功耗與熱設(shè)計
　11.6 pcb設(shè)計與cpld／fpga系統(tǒng)設(shè)計
　11.7 實例16：基于μc／os-ii的fpga系統(tǒng)設(shè)計
　11.8 本章小結(jié)
　11.9 思考與練習
參考文獻