計(jì)算機(jī)硬件技術(shù)基礎(chǔ)

前言
教學(xué)建議
第1章 計(jì)算機(jī)系統(tǒng)概述
1.1 計(jì)算機(jī)的發(fā)展歷程
1.2 計(jì)算機(jī)的組成與結(jié)構(gòu)
1.2.1 計(jì)算機(jī)硬件
1.2.2 計(jì)算機(jī)軟件
1.2.3 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.3 計(jì)算機(jī)的基本工作原理
1.4 計(jì)算機(jī)系統(tǒng)的分類(lèi)及應(yīng)用
1.4.1 計(jì)算機(jī)系統(tǒng)的分類(lèi)
1.4.2 計(jì)算機(jī)系統(tǒng)的應(yīng)用
1.5 計(jì)算機(jī)系統(tǒng)的性能指標(biāo)
習(xí)題1 第2章 計(jì)算機(jī)的邏輯部件
2.1 邏輯代數(shù)基礎(chǔ)
2.1.1 基本邏輯運(yùn)算
2.1.2 邏輯函數(shù)及其表示方法
2.1.3 邏輯代數(shù)的基本公式
2.2 邏輯函數(shù)的化簡(jiǎn)
2.2.1 代數(shù)化簡(jiǎn)法
2.2.2 卡諾圖化簡(jiǎn)法
2.3 計(jì)算機(jī)中常用的組合邏輯電路
2.3.1 基本邏輯門(mén)電路
2.3.2 譯碼器
2.3.3 數(shù)據(jù)選擇器
2.4 時(shí)序邏輯電路
2.4.1 觸發(fā)器
2.4.2 寄存器和移位寄存器
2.4.3 計(jì)數(shù)器
2.5 可編程邏輯器件PLD
2.5.1 PLD及其特點(diǎn)
2.5.2 PLD器件基礎(chǔ)
2.5.3 常用PLD器件簡(jiǎn)介
習(xí)題2 第3章 運(yùn)算方法和運(yùn)算器
3.1 數(shù)制與信息的編碼表示
3.1.1 進(jìn)位計(jì)數(shù)制及其相互轉(zhuǎn)換
3.1.2 數(shù)值型數(shù)據(jù)的編碼表示
3.1.3 十進(jìn)制數(shù)的二進(jìn)制編碼表示
3.1.4 非數(shù)值型數(shù)據(jù)的編碼表示
3.2 數(shù)的定點(diǎn)和浮點(diǎn)表示
3.2.1 數(shù)的定點(diǎn)表示
3.2.2 數(shù)的浮點(diǎn)表示
3.3 定點(diǎn)數(shù)的加減運(yùn)算
3.3.1 補(bǔ)碼定點(diǎn)數(shù)的加減運(yùn)算_
3.3.2 補(bǔ)碼加減運(yùn)算的實(shí)現(xiàn)電路
3.4 定點(diǎn)數(shù)的乘除運(yùn)算
3.4.1 原碼一位乘法
3.4.2 補(bǔ)碼一位乘法
3.4.3 原碼一位除法
3.4.4 補(bǔ)碼一位除法
3.5 浮點(diǎn)數(shù)的運(yùn)算方法
3.6 運(yùn)算器的基本組成與結(jié)構(gòu)
3.6.1 運(yùn)算器的基本組成
3.6.2 算術(shù)邏輯運(yùn)算單元
3.6.3 定點(diǎn)運(yùn)算器的結(jié)構(gòu)
3.6.4 浮點(diǎn)運(yùn)算器的結(jié)構(gòu)
3.7 數(shù)據(jù)校驗(yàn)碼
3.7.1 奇偶校驗(yàn)碼
3.7.2 海明校驗(yàn)碼
3.7.3 循環(huán)冗余校驗(yàn)碼
習(xí)題3 第4章 主存儲(chǔ)器與存儲(chǔ)系統(tǒng)
4.1 存儲(chǔ)器基本概念
4.1.1 存儲(chǔ)器的分類(lèi)
4.1.2 主存儲(chǔ)器的主要技術(shù)指標(biāo)
4.1.3 存儲(chǔ)器的組成和數(shù)據(jù)存放
4.1.4 存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)
4.2 半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)和原理
4.2.1 隨機(jī)存儲(chǔ)器RAM
4.2.2 只讀存儲(chǔ)器ROM
4.2.3 存儲(chǔ)器與CPU的連接
4.3 葛速存儲(chǔ)器
4.3.1 雙端口存儲(chǔ)器
4.3.2 多體交叉存儲(chǔ)器
4.3.3 相聯(lián)存儲(chǔ)器
4.4 Cache存儲(chǔ)器
4.4.1 Cache基本結(jié)構(gòu)和工作原理
4.4.2 Cache存儲(chǔ)器的地址映像
4.4.3 Cache中主存塊的替換算法
4.4.4 Cache寫(xiě)策略
4.5 虛擬存儲(chǔ)器
4.5.1 虛擬存儲(chǔ)器的基本概念
4.5.2 主存.Cache系統(tǒng)與主存外存系統(tǒng)的差別
4.5.3 虛擬存儲(chǔ)器管理方式
習(xí)題4 第5章 指令系統(tǒng)
5.1 指令格式
5.1.1 指令的結(jié)構(gòu)
5.1.2 指令的操作碼
5.1.3 指令的地址碼
5.1.4 指令長(zhǎng)度
5.2 尋址方式
5.2.1 指令尋址方式
5.2.2 操作數(shù)尋址方式
5.3 指令類(lèi)型
5.4 指令系統(tǒng)的分類(lèi)
5.4.1 復(fù)雜指令系統(tǒng)CISC
5.4.2 精簡(jiǎn)指令系統(tǒng)RISC
習(xí)題5 第6章 中央處理器
6.1 控制器的組成和基本原理
6.1.1 控制器的功能
6.1.2 控制器的基本組成
6.1.3 控制器的時(shí)序系統(tǒng)
6.1.4 控制器的實(shí)現(xiàn)方法
6.2 指令的執(zhí)行過(guò)程
6.2.1 控制器的基本電路
6.2.2 指令執(zhí)行的基本過(guò)程
6.2.3 指令執(zhí)行的微操作序列
6.3 微程序控制器
6.3.1 微程序控制的基本概念
6.3.2 實(shí)現(xiàn)微程序控制的基本原理
6.3.3 微指令編碼法
6.3.4 微程序流的控制
6.3.5 微指令格式及執(zhí)行方式
6.3.6 微程序設(shè)計(jì)舉例
6.4 硬布線(xiàn)控制器
6.4.1 硬布線(xiàn)控制器的設(shè)計(jì)步驟
6.4.2 硬布線(xiàn)控制器的設(shè)計(jì)
6.4.3 硬布線(xiàn)控制器與微程序控制器的比較
6.5 控制器的控制方式
習(xí)題6 第7章 總線(xiàn)技術(shù)
7.1 總線(xiàn)概述
7.1.1 總線(xiàn)的基本概念和種類(lèi)
7.1.2 總線(xiàn)標(biāo)準(zhǔn)及性能指標(biāo)
7.2 總線(xiàn)仲裁方式
7.2.1 集中總線(xiàn)仲裁方式
7.2.2 分布總線(xiàn)仲裁方式
7.3 總線(xiàn)數(shù)據(jù)傳輸過(guò)程和傳輸方式
7.3.1 總線(xiàn)數(shù)據(jù)傳輸過(guò)程
7.3.2 總線(xiàn)數(shù)據(jù)傳輸方式
7.4 常用標(biāo)準(zhǔn)總線(xiàn)簡(jiǎn)介
7.4.1 內(nèi)部總線(xiàn)
7.4.2 外部總線(xiàn)
習(xí)題7 第8章 輸入／輸出系統(tǒng)
8.1 輸人／輸出系統(tǒng)概述
8.1.1 輸入／輸出系統(tǒng)的組成
8.1.2 CPU與I／O接口之間的信息
……
第9章 微型計(jì)算機(jī)原理及接口技術(shù)
第10章 外部設(shè)備
第11章 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)