高速設(shè)計技術(shù)

第1章 高速運算放大器
1.1 概述
1.2 電壓反饋運算放大器
1.2.1 基于互補(bǔ)雙極型工藝設(shè)計的電壓反饋型運放
1.2.2 基于“點播電流”的新型電壓反饋型運放
1.3 電流反饋運算放大器
1.4 運放反饋電容的作用
1.5 高速電流—電壓轉(zhuǎn)換器及反相輸入電容的影響
1.6 電壓反饋型運放與電流反饋型運放的噪聲比較
1.7 高速運放的直流特性
1.8 高速運放的供電電源抑制比(PSRR)特性
參考文獻(xiàn)
第2章 高速運算放大器的應(yīng)用
2.1 寬帶CFB運放中的最大帶寬平坦度反饋網(wǎng)絡(luò)優(yōu)化
2.2 驅(qū)動容性負(fù)載
2.3 電纜驅(qū)動和接收器
2.4 高性能視頻線纜驅(qū)動器
2.5 差分線纜驅(qū)動器和接收器
2.6 高速鉗位放大器
2.7 單電源供電和軌到軌型結(jié)構(gòu)
2.7.1 單電源運放的應(yīng)用
2.8 帶禁用功能的高速視頻復(fù)用
2.9 使用了電流反饋運放AD813的視頻可編程增益放大器
2.10 視頻復(fù)用和交叉開關(guān)
2.11 高功率線纜驅(qū)動和ADSL
2.12 高速光電二極管前置放大器
2.12.1 頻率響應(yīng)和穩(wěn)定性分析
2.12.2 運算放大器的選擇
2.12.3 光電二極管前置放大器的噪聲分析
參考文獻(xiàn)
第3章 射頻/中頻(RF/IF)子系統(tǒng)
3.1 動態(tài)范圍壓縮
3.2 自動增益控制(AGC)與電壓控制放大器(VCA)
3.3 電壓控制放大器(VCA)
3.4 一個80dB的線性RMS測量系統(tǒng)
3.5 對數(shù)放大器
3.6 接收機(jī)概述
3.7 乘法器、調(diào)制器和混頻器
3.7.1 使用理想模擬乘法器的混頻器
3.7.2 鏡像響應(yīng)
3.7.3 理想混頻器
3.7.4 二極管環(huán)型混頻器
3.7.5 FET混頻器
3.7.6 典型的有源混頻器
3.7.7 有源混頻器的基本原理
3.7.8 AD831 500MHz低失真有源混頻器
3.7.9 噪聲系數(shù)(Noise Figure)
3.7.10 互調(diào)失真
3.7.11 dB壓縮點和三階交截點
3.7.12 混頻器小結(jié)
3.8 接收機(jī)子系統(tǒng)
參考文獻(xiàn)
第4章 高速采樣與高速ADC
4.1 引言
4.2 高速采樣基礎(chǔ)
4.3 基帶抗混疊濾波器
4.4 欠采樣(諧波采樣，帶通采樣，IF采樣，直接IF到數(shù)字轉(zhuǎn)換)
4.5 抗混疊濾波器在欠采樣中的應(yīng)用
4.6 理想N位ADC的失真和噪聲
4.7 實際ADC的失真和噪聲
4.7.1 等效輸入?yún)⒖荚肼?熱噪聲)
4.7.2 積分非線性和差分非線性
4.7.3 諧波失真，最大失真，總的諧波失真(THD)，總的諧波失真+噪聲(THD + N)
4.7.4 信號噪聲與失真比(SINAD)，信噪比(SNR)和有效位數(shù)(ENOB)
4.7.5 模擬帶寬
4.7.6 無雜散動態(tài)范圍(SFDR)
4.7.7 雙頻互調(diào)失真(IMD)
4.7.8 噪聲功率比(NPR)
4.7.9 孔徑抖動和孔徑延遲
4.8 高速ADC結(jié)構(gòu)
4.8.1 連續(xù)逼近型ADC
4.8.2 Flash 轉(zhuǎn)換器
4.8.3 分段(流水線)ADC
4.8.4 每級一比特(串行或波紋)ADC
參考文獻(xiàn)
第5章 高速ADC應(yīng)用
5.1 驅(qū)動低失真和寬動態(tài)范圍ADC的輸入
5.1.1 開關(guān)電容輸入ADC
5.1.2 驅(qū)動雙極輸入ADC
5.2 高速ADC在CCD圖像中的應(yīng)用
5.3 高速ADC在數(shù)字接收機(jī)中的應(yīng)用
5.3.1 引言
5.3.2 在基帶進(jìn)行數(shù)字處理的接收機(jī)
5.3.3 窄帶IF采樣數(shù)字接收機(jī)
5.3.4 寬帶中頻采樣數(shù)字接收機(jī)
5.3.5 直接IF到數(shù)字設(shè)計考慮
5.3.6 高速ADC使用Dither信號獲得寬的動態(tài)范圍
5.3.7 高速ADC在數(shù)字通信系統(tǒng)和直接廣播衛(wèi)星(DBS)機(jī)頂盒中的應(yīng)用
參考文獻(xiàn)
第6章 高速DAC與DDS系統(tǒng)
6.1 引言
6.2 DDS系統(tǒng)的混疊
6.3 MSPS DDS系統(tǒng)(AD9850)
6.4 DDS系統(tǒng)作為ADC的時鐘驅(qū)動
6.5 DDS系統(tǒng)中的幅度調(diào)制
6.6 AD9830/9831 DDS系統(tǒng)
6.7 DDS系統(tǒng)的無雜散動態(tài)范圍
6.8 高速低失真DAC結(jié)構(gòu)
6.9 使用采樣保持抗尖峰改善SFDR
6.10 高速內(nèi)插 DAC
6.11 使用DDS的QPSK信號發(fā)生器(AD9853)
參考文獻(xiàn)
第7章 高速硬件設(shè)計技術(shù)
7.1 模擬電路仿真
7.1.1 ADSpice 模型
7.1.2 ADSpice 模型的其他特性
7.2 原型技術(shù)
7.3 評估板
仿真、原型與評估板參考文獻(xiàn)
7.4 高速系統(tǒng)的接地技術(shù)
7.5 電源降噪與濾波
降噪與濾波參考文獻(xiàn)
7.6 電源穩(wěn)壓/調(diào)理
7.6.1 低壓差型參考源
電源穩(wěn)壓/調(diào)理參考文獻(xiàn)
7.7 熱管理
7.7.1 熱學(xué)基礎(chǔ)
7.7.2 計算不同器件的功率
7.7.3 空氣流量控制
熱管理參考文獻(xiàn)
7.8 EMI/RFI 設(shè)計考慮
7.8.1 EMI規(guī)范基礎(chǔ)
7.8.2 解決EMI/RFI問題的診斷架構(gòu)
7.8.3 無源器件：應(yīng)對EMI的法寶
7.8.4 無線電頻率干擾
7.8.5 電源線擾動的解決方案
7.8.6 用于EMI保護(hù)的印刷電路板設(shè)計
EMI/RFI參考文獻(xiàn)
7.9 屏蔽的概念
電纜屏蔽參考文獻(xiàn)