計(jì)算機(jī)硬件技術(shù)：結(jié)構(gòu)與性能

第1章 硬件技術(shù)基本知識(shí)
　1.1 微機(jī)的發(fā)展與類型
　　1.1.1微機(jī)的發(fā)展
　　1.1.2 計(jì)算機(jī)的基本類型
　　1.1.3 PC與它的競爭對(duì)手
　　1.1.4 微機(jī)的基本組成
　1.2 數(shù)據(jù)在計(jì)算機(jī)內(nèi)部的表示
　　1.2.1 二進(jìn)制數(shù)與十進(jìn)制數(shù)的轉(zhuǎn)換
　　1.2.2 BCD編碼對(duì)數(shù)制轉(zhuǎn)換的簡化
　　1.2.3 原碼、反碼與補(bǔ)碼
　　1.2.4 信息在計(jì)算機(jī)中的表示
　1.3 算術(shù)運(yùn)算與邏輯運(yùn)算
　　1.3.1 二進(jìn)制數(shù)算術(shù)運(yùn)算
　　1.3.2 二進(jìn)制數(shù)浮點(diǎn)運(yùn)算
　　1.3.3 與或非基本邏輯門
　　1.3.4 算術(shù)邏輯運(yùn)算電路
　1.4 信號(hào)完整性分析
　　1.4.1 信號(hào)完整性的基本概念
　　1.4.2 電源完整性的基本概念
?　1.4.3 信號(hào)在導(dǎo)線中的傳輸速度
　　1.4.4 信號(hào)的反射和串?dāng)_
　　1.4.5 傳輸線的特性阻抗
　習(xí)題1
第2章 體系結(jié)構(gòu)與設(shè)計(jì)原則
　2.1 計(jì)算機(jī)體系結(jié)構(gòu)
　　2.1.1 計(jì)算機(jī)體系結(jié)構(gòu)的定義
　　2.1.2 計(jì)算機(jī)系統(tǒng)各層次的功能
　　2.1.3 馮•諾依曼結(jié)構(gòu)與哈佛結(jié)構(gòu)
　　2.1.4 X86系列微機(jī)系統(tǒng)結(jié)構(gòu)
　　2.1.5 大型計(jì)算機(jī)體系結(jié)構(gòu)
　　2.1.6 新型計(jì)算機(jī)系統(tǒng)的研究
　2.2 體系結(jié)構(gòu)設(shè)計(jì)原則
　　2.2.1 新技術(shù)對(duì)體系結(jié)構(gòu)的影響
　　2.2.2 12個(gè)重要的系統(tǒng)概念
　　2.2.3 ?速比設(shè)計(jì)準(zhǔn)則
　　2.2.4 系統(tǒng)設(shè)計(jì)基本準(zhǔn)則
　　2.2.5 兼容性設(shè)計(jì)準(zhǔn)則
　2.3 設(shè)計(jì)規(guī)范與設(shè)計(jì)工具
　　2.3.1 微機(jī)設(shè)計(jì)規(guī)范
　　2.3.2 PnP設(shè)計(jì)規(guī)范
　　2.3.3 EDA設(shè)計(jì)工具
　　2.3.4 VHDL設(shè)計(jì)工具
　　2.3.5 IP核設(shè)計(jì)技術(shù)
　2.4 計(jì)算機(jī)的主要技術(shù)指標(biāo)
　　2.4.1 計(jì)算機(jī)的性能指標(biāo)
　　2.4.2 計(jì)算機(jī)的基準(zhǔn)測(cè)試
　　2.4.3 常用的基準(zhǔn)測(cè)試軟件
　　2.4.4 計(jì)算機(jī)的可靠性指標(biāo)
　習(xí)題2
第3章 電子元件的結(jié)構(gòu)與性能
　3.1 常用電子元件
　　3.1.1 電阻
　　3.1.2 電容
　　3.1.3 電感
　　3.1.4 晶振
　3.2 晶體管元件
　　3.2.1 二極管
　　3.2.2 三極管
　　3.2.3 場(chǎng)效應(yīng)管
　3.3 電路保護(hù)元件
　　3.3.1 異常過電壓
　　3.3.2 保險(xiǎn)電阻
　　3.3.3 熱敏電阻
　　3.3.4 TVS保護(hù)器件
　3.4 電子元件在電路中的應(yīng)用
　　3.4.1 阻抗匹配
　　3.4.2 電阻在電路中的應(yīng)用
　　3.4.3 電容在電路中的應(yīng)用
　　3.4.4 電感在電路中的應(yīng)用
　習(xí)題3
第4章 電路板與集成電路工藝
　4.1 PCB的結(jié)構(gòu)與布線設(shè)計(jì)
　　4.1.1 PCB材料與制造工藝
　　4.1.2 傳輸線技術(shù)性能
　　4.1.3 PCB的疊層結(jié)構(gòu)
　　4.1.4 PCB的布線原則
　　4.1.5 PCB上的過孔
　　4.1.6 PCB的器件布放
　4.2 PCB電磁兼容設(shè)計(jì)
　　4.2.1 PCB電磁兼容設(shè)計(jì)概述
　　4.2.2 PCB信號(hào)參考平面
　　4.2.3 PCB分割與隔離
　　4.2.4 PCB地線干擾與抑制
　4.3 CMOS電路的工作原理
　　4.3.1 MOS晶體管的工作原理
　　4.3.2 CMOS電路的工作原理
　　4.3.3 MOS晶體管的制程線寬
　　4.3.4 MOS晶體管的基本參數(shù)
　4.4 集成電路制造工藝
　　4.4.1 集成電路的生產(chǎn)工藝流程
　　4.4.2 集成電路芯片的封裝形式
　　4.4.3 High-k工藝與High-k工藝
　　4.4.4 集成電路芯片的關(guān)鍵生產(chǎn)工藝
　習(xí)題4
第5章 CPU的系統(tǒng)結(jié)構(gòu)與性能
　5.1 CPU的類型與組成
　　5.1.1 CPU的發(fā)展
　　5.1.2 CPU的類型
　　5.1.3 CPU型號(hào)的標(biāo)識(shí)
　　5.1.4 CPU的組成與接口
　5.2 CPU的系統(tǒng)結(jié)構(gòu)
　　5.2.1 CPU內(nèi)核組成
　　5.2.2 微系統(tǒng)結(jié)構(gòu)
　　5.2.3 高速緩存單元
　　5.2.4 取指令單元
　　5.2.5 譯碼單元
　　5.2.6 控制單元
　　5.2.7 執(zhí)行單元
　　5.2.8 退出單元
　5.3 CPU核心部分的設(shè)計(jì)技術(shù)
　　5.3.1 指令系統(tǒng)
　　5.3.2 流水線技術(shù)
　　5.3.3 多核CPU技術(shù)
　　5.3.4 64位計(jì)算技術(shù)
　5.4 CPU非核心部分設(shè)計(jì)技術(shù)
　　5.4.1 CPU節(jié)能技術(shù)
　　5.4.2 CPU溫度控制技術(shù)
　　5.4.3 虛擬化技術(shù)
　　5.4.4 同步多線程技術(shù)
　5.5 CPU系統(tǒng)的性能
　　5.5.1 CPU的能效指標(biāo)
　　5.5.2 提高CPU性能的方法
　習(xí)題5
第6章 主板系統(tǒng)結(jié)構(gòu)與性能
　6.1 主板技術(shù)規(guī)格與組成
　　6.1.1 ATX主板技術(shù)規(guī)格
　　6.1.2 BTX主板技術(shù)規(guī)格
　　6.1.3 主板的主要部件
　　6.1.4 主板的跳線插座
　6.2 芯片組的結(jié)構(gòu)與性能
　　6.2.1 Intel芯片組的命名規(guī)則
　　6.2.2 Intel北橋芯片的技術(shù)性能I
　　6.2.3 Intel南橋芯片的技術(shù)性能
　　6.2.4 SIO芯片的技術(shù)性能I
　6.3 主板的基本電路
　　6.3.1 主板的供電電路
　　6.3.2 主板的時(shí)鐘電路
　　6.3.3 主板的開機(jī)電路I
　　6.3.4 主板的網(wǎng)絡(luò)電路
　　6.4 總線的結(jié)構(gòu)與性?
　　6.4.1 總線的基本類型
　……
第7章 內(nèi)在系統(tǒng)的結(jié)構(gòu)與性能
第8章 外存系統(tǒng)的結(jié)構(gòu)與性能
第9章 顯示系統(tǒng)的結(jié)構(gòu)與性能
第10章 輔助系統(tǒng)的結(jié)構(gòu)與性能
第11章 常用外設(shè)的結(jié)構(gòu)與性能
附錄A 計(jì)算機(jī)常用度量單位
參考文獻(xiàn)