FPGA數(shù)字邏輯設(shè)計(jì)教程（Verilog）

定　價(jià)：￥48.00

作　者：	（美）哈斯凱爾，漢納著，鄭利浩，王荃，陳華鋒譯
出版社：	電子工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	行業(yè)軟件及應(yīng)用

購買這本書可以去

ISBN：	9787121118524	出版時(shí)間：	2010-09-01	包裝：	平裝
開本：	16開	頁數(shù)：	326	字?jǐn)?shù)：

內(nèi)容簡介

　　《FPGA數(shù)字邏輯設(shè)計(jì)教程·Verilog》根據(jù)課堂教學(xué)的要求和實(shí)際操作的需要，以培養(yǎng)實(shí)際工程設(shè)計(jì)能力為目的，系統(tǒng)地介紹了利用Verilog硬件描述語言進(jìn)行數(shù)字電路設(shè)計(jì)和FPGA開發(fā)的方法。其中，第1～4章系統(tǒng)地介紹了數(shù)字電路設(shè)計(jì)的背景及基礎(chǔ)知識(shí)；第5～8章詳細(xì)地?cái)⑹隽藬?shù)字電路的設(shè)計(jì)方法及其Verilog代碼的實(shí)現(xiàn)；第9～13章對(duì)存儲(chǔ)器、VGA、PS/2等常見硬件系統(tǒng)的實(shí)現(xiàn)做了介紹?！禙PGA數(shù)字邏輯設(shè)計(jì)教程·Verilog》簡明扼要、通俗易懂，大量的實(shí)例貫穿始終，書中對(duì)每一個(gè)實(shí)例均給出了在FPGA上的具體實(shí)現(xiàn)方法。在內(nèi)容編排上，由淺入深，將數(shù)字電路設(shè)計(jì)和Verilog語言的學(xué)習(xí)有機(jī)結(jié)合在一起，拋棄了傳統(tǒng)的煩瑣單調(diào)的語法講解篇章，使讀者在感受數(shù)字電路設(shè)計(jì)樂趣的同時(shí)，輕松地掌握Verilog語言。此外，通過《FPGA數(shù)字邏輯設(shè)計(jì)教程·Verilog》的學(xué)習(xí)讀者還能夠了解代表當(dāng)今數(shù)字電路設(shè)計(jì)前沿的FPGA開發(fā)的設(shè)計(jì)流程。《FPGA數(shù)字邏輯設(shè)計(jì)教程·Verilog》可作為大學(xué)本科相關(guān)專業(yè)教材和FPGA培訓(xùn)教材，也可供電子電路工程師和愛好者自學(xué)參考。

作者簡介

暫缺《FPGA數(shù)字邏輯設(shè)計(jì)教程（Verilog）》作者簡介

圖書目錄

Chapter 01 概述
1.1 背景2
1.2 數(shù)字邏輯5
1.3 Verilog7
Chapter 02 基本邏輯門
2.1 真值表和邏輯表達(dá)式9
2.1.1 3種基本邏輯門9
2.1.2 4種常用邏輯門10
2.2 正邏輯和負(fù)邏輯：德摩根定律12
2.3 基于乘積和的設(shè)計(jì)14
2.4 基于和項(xiàng)積的設(shè)計(jì)15
習(xí)題21
Chapter 03 布爾代數(shù)和邏輯表達(dá)式
3.1 布爾定律（Boolean Theorems）26
3.1.1 單變量布爾定律26
3.1.2 雙變量和三變量的布爾定律27
3.2 卡諾圖（Karnaugh Maps）30
3.2.1 2變量卡諾圖31
3.2.2 3變量卡諾圖32
3.2.3 4變量卡諾圖34
3.3 計(jì)算機(jī)化簡方法35
3.3.1 乘積項(xiàng)的表格形式35
3.3.2 素蘊(yùn)含項(xiàng)36
3.3.3 本質(zhì)素蘊(yùn)含項(xiàng)38
習(xí)題43
Chapter 04 實(shí)現(xiàn)數(shù)字電路
4.1 實(shí)現(xiàn)門46
4.2 晶體管-晶體管邏輯（TTL）48
4.3 可編程邏輯器件（PLD和CPLD）49
4.3.1 一個(gè)2輸入1輸出的PLD49
4.3.2 GAL 16V850
4.3.3 CPLD52
4.4 現(xiàn)場可編程門陣列（FPGA）52
習(xí)題55
Chapter 05 組合邏輯
5.1 多路選擇器（Multiplexer）58
5.1.1 2選1多路選擇器58
5.1.2 4選1多路選擇器59
5.1.3 4位 2選1多路選擇器60
5.1.4 4選1多路選擇器的邏輯方程65
5.2 7段顯示管73
5.3 比較器86
5.3.1 級(jí)聯(lián)比較器86
5.3.2 TTL比較器87
5.4 譯碼器和編碼器92
5.4.1 譯碼器（Decoders）92
5.4.2 TTL譯碼器93
5.4.3 編碼器（Encoder）94
5.4.4 優(yōu)先編碼器（Priority Encoder）94
5.4.5 TTL編碼器95
5.5 編碼轉(zhuǎn)換器101
5.5.1 二進(jìn)制-BCD碼轉(zhuǎn)換器101
5.5.2 移位加3算法（Shift and Add 3 Algorithm）101
5.5.3 格雷碼轉(zhuǎn)換器（Gray Code Converters）103
習(xí)題108
Chapter 06 運(yùn)算電路
6.1 加法器112
6.1.1 半加器112
6.1.2 全加器112
6.1.3 進(jìn)位和溢出114
6.1.4 TTL加法器116
6.2 減法器120
6.2.1 半減器120
6.2.2 全減器121
6.2.3 加/減法電路122
6.3 移位器125
6.4 乘法運(yùn)算126
6.4.1 二進(jìn)制乘法126
6.4.2 有符號(hào)乘法129
6.5 除法運(yùn)算132
6.6 算術(shù)邏輯單元（ALU）135
習(xí)題138
Chapter 07 時(shí)序電路
7.1 鎖存器和觸發(fā)器142
7.1.1 SR 鎖存器142
7.1.2 時(shí)鐘觸發(fā)SR鎖存器143
7.1.3 D鎖存器143
7.1.4 邊沿觸發(fā)的D觸發(fā)器144
7.2 寄存器（Registers）151
7.3 移位寄存器156
7.4 計(jì)數(shù)器（Counters）162
7.4.1 任意波形的實(shí)現(xiàn)164
7.4.2 3位計(jì)數(shù)器的Verilog行為描述166
7.5 脈沖寬度調(diào)制器（PWM）175
7.5.1 使用PWM控制一個(gè)直流電動(dòng)機(jī)的速度176
7.5.2 使用PWM控制一個(gè)伺服電動(dòng)機(jī)的位置177
7.5.3 產(chǎn)生一個(gè)頻率為2 kHz的PWM信號(hào)179
7.6 BASYS2/ NEXYS2 板例程181
習(xí)題192
Chapter 08 有限狀態(tài)機(jī)
8.1 米里狀態(tài)機(jī)和摩爾狀態(tài)機(jī)196
8.2 摩爾狀態(tài)機(jī)序列檢測器196
8.3 米里狀態(tài)機(jī)序列檢測器198
習(xí)題213
Chapter 09 數(shù)據(jù)通道和控制單元
9.1 Verilog中的while語句215
9.2 數(shù)據(jù)通道和控制單元216
Chapter 10 整合數(shù)據(jù)通道和控制單元
10.1 改進(jìn)的GCD算法238
10.2 改進(jìn)的整數(shù)平方根算法243
Chapter 11 存儲(chǔ)器（Memory）
11.1 只讀存儲(chǔ)器249
11.2 分布式的存儲(chǔ)器253
Chapter 12 VGA控制器
12.1 時(shí)序263
12.2 其他標(biāo)準(zhǔn)圖像模式265
Chapter 13 PS/2接口
13.1 概述289
13.2 鍵盤291
13.3 鼠標(biāo)295
附錄A 代碼仿真及設(shè)計(jì)實(shí)現(xiàn)305
附錄B 數(shù)字系統(tǒng)314
附錄C Verilog快速參考指南324