微型計算機原理與接口技術(shù)（第3版）

第1章 微型計算機基礎(chǔ)概論
1.1 微型計算機系統(tǒng)
1.1.1 微型計算機的發(fā)展
1.1.2 微型計算機的工作過程
1.1.3 微機系統(tǒng)的組成
1.2 計算機中的數(shù)制及編碼
1.2.1 常用記數(shù)制
1.2.2 各種數(shù)制之間的轉(zhuǎn)換
1.2.3 計算機中的二進制數(shù)表示
1.2.4 二進制編碼
1.3 無符號二進制數(shù)的算術(shù)運算和邏輯運算
1.3.1 二進制的算術(shù)運算
1.3.2 無符號數(shù)的表示范圍
1.3.3 二進制數(shù)的邏輯運算
1.3.4 基本邏輯門及常用邏輯部件
1.4 有符號二進制數(shù)的表示及運算
1.4.1 有符號數(shù)的表示方法
1.4.2 補碼數(shù)與十進制數(shù)之間的轉(zhuǎn)換
1.4.3 補碼的運算
1.4.4 有符號數(shù)的表示范圍
習(xí)題
第2章 微處理器與總線
2.1 微處理器概述
2.1.1 運算器
2.1.2 控制器
2.2 8088/8086微處理器
2.2.1 8088/8086 CPU的特點
2.2.2 8088 CPU的外部引腳及其功能
2.2.3 8088/8086 CPU的功能結(jié)構(gòu)
2.2.4 8088/8086 CPU的存儲器組織
2.2.5 8088/8086 CPU的工作時序
2.3 80386微處理器
2.3.1 80386微處理器的主要特性
2.3.2 80386的內(nèi)部結(jié)構(gòu)
2.3.3 80386的主要引腳信號
2.3.4 80386的內(nèi)部寄存器
2.3.5 80386的工作模式
2.4 Pentium 4（奔騰4）微處理器
2.4.1 Pentium 4微處理器中的新技術(shù)
2.4.2 Pentium 4 CPU的結(jié)構(gòu)
2.4.3 Pentium 4的存儲器管理
2.4.4 奔騰4的基本執(zhí)行環(huán)境
2.5 總線
2.5.1 概述
2.5.2 總線的基本功能
2.5.3 常用系統(tǒng)總線和外設(shè)總線標準
2.5.4 8088系統(tǒng)總線
習(xí)題
第3章 8086/8088指令系統(tǒng)
3.1 概述
3.1.1 指令的基本構(gòu)成
3.1.2 指令的執(zhí)行時間
3.1.3 CISC和RISC指令系統(tǒng)
3.2 尋址方式
3.2.1 立即尋址
3.2.2 直接尋址
3.2.3 寄存器尋址
3.2.4 寄存器間接尋址
3.2.5 寄存器相對尋址
3.2.6 基址-變址尋址
3.2.7 基址-變址-相對尋址
3.2.8 隱含尋址
3.3 8086指令系統(tǒng)
3.3.1 數(shù)據(jù)傳送指令
3.3.2 算術(shù)運算指令
3.3.3 邏輯運算和移位指令
3.3.4 串操作指令
3.3.5 程序控制指令
3.3.6 處理器控制指令
3.4 Pentium新增指令簡介
3.4.1 80x86虛地址下的尋址方式
3.4.2 80x86 CPU新增指令簡述
習(xí)題
第4章 匯編語言程序設(shè)計
4.1 匯編語言源程序
4.1.1 匯編語言源程序的結(jié)構(gòu)
4.1.2 匯編語言語句類型及格式
4.1.3 數(shù)據(jù)項及表達式
4.2 偽指令
4.2.1 數(shù)據(jù)定義偽指令
4.2.2 符號定義偽指令
4.2.3 段定義偽指令
4.2.4 設(shè)定段寄存器偽指令
4.2.5 過程定義偽指令
4.2.6 宏命令偽指令
4.2.7 模塊定義與連接偽指令
4.3 BIOS和DOS功能調(diào)用
4.3.1 BIOS功能調(diào)用
4.3.2 DOS功能調(diào)用
4.4 匯編語言程序設(shè)計基礎(chǔ)
4.4.1 程序設(shè)計概述
4.4.2 順序程序
4.4.3 分支程序
4.4.4 循環(huán)程序
4.4.5 子程序設(shè)計
4.4.6 常用程序設(shè)計舉例
習(xí)題
第5章 存儲器系統(tǒng)
5.1 概述
5.1.1 存儲器系統(tǒng)的一般概念
5.1.2 半導(dǎo)體存儲器及其分類
5.1.3 半導(dǎo)體存儲器的主要技術(shù)指標
5.2 隨機存取存儲器RAM
5.2.1 靜態(tài)隨機存取存儲器SRAM
5.2.2 動態(tài)隨機存取存儲器DRAM
5.2.3 存儲器擴展技術(shù)
5.3 只讀存儲器ROM
5.3.1 EPROM
5.3.2 EEPROM （E2PROM）
5.3.3 閃存FLASH
5.4 高速緩沖存儲器Cache
5.4.1 Cache的工作原理
5.4.2 Cache的讀寫操作
5.4.3 Cache與主存的存取一致性
5.4.4 Cache的分級體系結(jié)構(gòu)
5.5 半導(dǎo)體存儲器設(shè)計舉例
習(xí)題
第6章 輸入/輸出和中斷技術(shù)
6.1 輸入/輸出系統(tǒng)概述
6.1.1 I/O系統(tǒng)的特點
6.1.2 I/O接口的基本功能
6.1.3 I/O端口的編址方式
6.1.4 I/O端口地址的譯碼
6.2 簡單接口電路
6.2.1 接口電路的基本構(gòu)成
6.2.2 三態(tài)門接口
6.2.3 鎖存器接口
6.2.4 簡單接口的應(yīng)用舉例
6.3 基本輸入/輸出方式
6.3.1 無條件傳送方式
6.3.2 查詢方式
6.3.3 中斷方式
6.3.4 直接存儲器存取方式
6.4 中斷技術(shù)
6.4.1 中斷的基本概念
6.4.2 中斷處理的一般過程
6.4.3 8086/8088中斷系統(tǒng)
6.5 可編程中斷控制器8259A
6.5.1 8259A的引線及內(nèi)部結(jié)構(gòu)
6.5.2 8259A的工作過程
6.5.3 8259A的工作方式
6.5.4 8259A的初始化編程
6.5.5 中斷程序設(shè)計概述
習(xí)題
第7章 常用數(shù)字接口電路
7.1 并行通信與串行通信
7.1.1 并行通信
7.1.2 串行通信
7.2 可編程定時/計數(shù)器
7.2.1 8253的引線及結(jié)構(gòu)
7.2.2 8253的工作方式
7.2.3 8253的控制字
7.2.4 8253的應(yīng)用
7.3 可編程并行接口
7.3.1 8255的引線及結(jié)構(gòu)
7.3.2 8255的工作方式
7.3.3 8255的控制字及狀態(tài)字
7.3.4 8255的應(yīng)用
7.4 可編程串行接口
7.4.1 8250的外部引線及功能
7.4.2 8250的結(jié)構(gòu)及內(nèi)部寄存器
7.4.3 8250的工作過程
7.4.4 8250的應(yīng)用
習(xí)題
第8章 模擬量的輸入/輸出
8.1 模擬量的輸入/輸出通道
8.1.1 模擬量輸入通道
8.1.2 模擬量輸出通道
8.2 D/A轉(zhuǎn)換器
8.2.1 D/A轉(zhuǎn)換器的基本原理及技術(shù)指標
8.2.2 典型D/A轉(zhuǎn)換器芯片DAC
8.2.3 D/A轉(zhuǎn)換器的應(yīng)用
8.3 A/D轉(zhuǎn)換器
8.3.1 A/D轉(zhuǎn)換器的工作原理及技術(shù)指標
8.3.2 典型A/D轉(zhuǎn)換器芯片ADC
習(xí)題
附錄A ASCII碼表
附錄B 8088 CPU部分引腳信號功能
附錄B.1 SS0、IO/、DT/的組合及對應(yīng)的操作
附錄B.2 S2、S1、S0的組合及對應(yīng)的操作
附錄B.3 QS1、QS0的組合及對應(yīng)的操作
附錄C 8086/8088指令執(zhí)行時間及指令簡表
附錄C.1 常用指令執(zhí)行時間
附錄C.2 8086/8088指令簡表
附錄D 8086/8088微機的中斷
附錄D.1 中斷類型分配
附錄D.2 DOS軟中斷
附錄D.3 DOS系統(tǒng)功能調(diào)用簡表
附錄E BIOS軟中斷簡要列表
參考文獻