亚洲欧美日韩国产丝袜,av无码播放一区

內(nèi)容簡介

　　《eda原理及vhdl實現(xiàn)》是為高等學(xué)校信息類和其他相關(guān)專業(yè)而編寫的教材。本書共分為14章，主要介紹了數(shù)字系統(tǒng)eda設(shè)計概論、可編程邏輯器件設(shè)計方法、vhdl語言基礎(chǔ)、數(shù)字邏輯單元設(shè)計、數(shù)字系統(tǒng)高級設(shè)計技術(shù)、基于hdl語言設(shè)計輸入、基于原理圖設(shè)計輸入、設(shè)計綜合和行為仿真、設(shè)計實現(xiàn)和時序仿真、設(shè)計下載和調(diào)試、數(shù)字時鐘設(shè)計及實現(xiàn)、通用異步接收發(fā)送器設(shè)計及實現(xiàn)、數(shù)字電壓表設(shè)計及實現(xiàn)、軟件處理器picoblaze的原理及應(yīng)用?！秂da原理及vhdl實現(xiàn)》根據(jù)數(shù)字系統(tǒng)eda課程的教學(xué)要求和筆者的實際教學(xué)實踐體會，系統(tǒng)地介紹了數(shù)字系統(tǒng)eda設(shè)計理論和方法，同時在書中給出了大量的設(shè)計實例，將理論和實踐相結(jié)合?！秂da原理及vhdl實現(xiàn)》可作為大學(xué)本科生和研究生教材，也可供從事xilinx可編程邏輯器件設(shè)計的設(shè)計人員參考使用，同時也可作為xilinx相關(guān)培訓(xùn)班的授課教材。

作者簡介

　　何賓，從事數(shù)字系統(tǒng)EDA方面的本科生和研究生相關(guān)課程的教學(xué)和科研工作，并在多個省市進行大學(xué)生電子設(shè)計競賽FPGA專題方面的教師培訓(xùn)工作，在EDA教學(xué)和科研方面積累了豐富的經(jīng)驗。曾出版相關(guān)圖書《EDA原理及應(yīng)用》、《EDA原理及應(yīng)用實驗教程》、《片上可編程系統(tǒng)原理及應(yīng)用》、《FPGA數(shù)字信號處理實現(xiàn)原理及方法》、《Xilinx可編程邏輯器件設(shè)計技術(shù)詳解》、《數(shù)字與片上系統(tǒng)設(shè)計教程》、《EDA原理及Verilog實現(xiàn)》、《基于AXI4的可編程SOC系統(tǒng)設(shè)計》。

圖書目錄

第1章數(shù)字系統(tǒng)EDA設(shè)計概述
1.1 數(shù)字系統(tǒng)EDA技術(shù)的發(fā)展
1.1.1 數(shù)字系統(tǒng)設(shè)計技術(shù)發(fā)展歷史
1.1.2 集成電路芯片的發(fā)展歷史
1.2 數(shù)字系統(tǒng)設(shè)計方法
1.2.1 數(shù)字系統(tǒng)設(shè)計方法概述
1.2.2　SOP和POS表達式
1.2.3 傳統(tǒng)數(shù)字系統(tǒng)設(shè)計流程
1.2.4 計算機最小化技術(shù)
1.2.5 現(xiàn)代數(shù)字系統(tǒng)設(shè)計流程
1.3 HDL語言
1.3.1 HDL語言概述
1.3.2 HDL語言的特點和發(fā)展
習(xí)題
第2章可編程邏輯器件設(shè)計方法
2.1 可編程邏輯器件制造工藝
2.2 可編程邏輯器件結(jié)構(gòu)
2.2.1 CPLD原理及結(jié)構(gòu)
2.2.2 FPGA原理及結(jié)構(gòu)
2.2.3 CPLD和FPGA比較
2.3 Xilinx可編程邏輯器件
2.3.1 XilinxCPLD芯片介紹
2.3.2 XilinxFPGA芯片介紹
2.3.3 XilinxPROM芯片介紹
2.4 可編程邏輯器件的選擇原則
習(xí)題
第3章 VHDL語言基礎(chǔ)
3.1 VHDL程序結(jié)構(gòu)
3.1.1 VHDL程序結(jié)構(gòu)概述
3.1.2 VHDL程序?qū)嶓w
3.1.3 VHDL程序結(jié)構(gòu)體
3.2 VHDL語言的描述風(fēng)格
3.2.1 行為描述
3.2.2 數(shù)據(jù)流描述
3.2.3 結(jié)構(gòu)描述
3.3 設(shè)計資源共享
3.3.1 庫
3.3.2 包集合
3.3.3 子程序和函數(shù)
3.3.4 元件配置
3.4 VHDL語言的文字規(guī)則
3.4.1 數(shù)字型文字
3.4.2 字符型文字
3.4.3 標識符
3.4.4 下標名及下標段名
3.5 VHDL語言的數(shù)據(jù)對象、類型和屬性
3,5,1VHDL語言的數(shù)據(jù)對象
3,5.2 VHDL語言的數(shù)據(jù)類型
3.5.3 VHDL語言的預(yù)定義屬性
3.6 VHDL語言的操作符
3.7 VHDL語言的順序描述語句
3.7.1 對象賦值語句
3.7.2 轉(zhuǎn)向控制語句
3.7.3 斷言語句
3.8 VHDL語言的并發(fā)描述語句
3.8.1 迸程描述語句
3.8.2 并行信號賦值語句
3.8.3 條件信號賦值語句
3.8.4 選擇信號賦值語句
3.8.5 并行過程調(diào)用語句
3.8.6 塊語句
……
第4章數(shù)字邏輯單元設(shè)計
4.1 組合邏輯電路設(shè)計
4.2 數(shù)據(jù)運算單元設(shè)計
4.3 時序邏輯電路設(shè)計
4.4 存儲器設(shè)計
4.5 有限自動狀態(tài)機設(shè)計
習(xí)題
第5章數(shù)字系統(tǒng)高級設(shè)計技術(shù)
5.1 vhdl高級設(shè)計技巧
5.2 ip核設(shè)計技術(shù)
習(xí)題
第6章基于hdl語言設(shè)計輸入
6.1 ise軟件開發(fā)平臺
6.2 建立工程
6.3 設(shè)計原理
6.4 添加設(shè)計和檢查
6.5 創(chuàng)建基于hdl語言的模塊
6.6 ip核的生成和例化
習(xí)題
第7章基于原理圖設(shè)計輸入
7.1 建立工程
7.2 設(shè)計原理
7.3 創(chuàng)建原理圖模塊
習(xí)題
第8章設(shè)計綜合和行為仿真
8.1 設(shè)計綜合的實現(xiàn)
8.2 行為仿真的實現(xiàn)
習(xí)題
第9章設(shè)計實現(xiàn)和時序仿真
9.1 實現(xiàn)過程概述及約束
9.2 設(shè)計實現(xiàn)過程
9.3 設(shè)置實現(xiàn)屬性參數(shù)
9.4 創(chuàng)建時序約束
9.5 設(shè)計翻譯
9.6 設(shè)計約束
9.7 設(shè)計映射及時序分析
9.8 布局布線驗證
9.9 時序仿真實現(xiàn)
習(xí)題
第10章設(shè)計下載和調(diào)試
10.1 pld配置接口
10.2 創(chuàng)建配置數(shù)據(jù)
10.3 下載實現(xiàn)
10.4 pld調(diào)試
習(xí)題
第11章數(shù)字時鐘設(shè)計及實現(xiàn)
11.1 數(shù)字時鐘的功能要求和結(jié)構(gòu)
11.2 模塊設(shè)計
11.3 設(shè)計實現(xiàn)
習(xí)題
第12章通用異步接收/發(fā)送器設(shè)計及實現(xiàn)
12.1 uart設(shè)計原理
12.2 uart設(shè)計驗證
習(xí)題
第13章數(shù)字電壓表設(shè)計及實現(xiàn)
13.1 數(shù)字電壓表的功能要求和結(jié)構(gòu)
13.2 模塊設(shè)計
13.3 設(shè)計實現(xiàn)
習(xí)題
第14章軟核處理器picoblaze的原理及應(yīng)用
14.1 片上可編程系統(tǒng)概述
14.2 picoblaze微控制器的原理及結(jié)構(gòu)分析
14.3 picoblaze微控制器指令集
14.4 picoblaze微控制器匯編程序
14.5 基于picoblaze微控制器的pwm控制
習(xí)題