計(jì)算機(jī)組成原理（本科）

1 計(jì)算機(jī)系統(tǒng)概述
1.1 計(jì)算機(jī)系統(tǒng)的基本組成和它的層次結(jié)構(gòu)
1.2 計(jì)算機(jī)硬件系統(tǒng)的5個功能部件及其功能
1.3 計(jì)算機(jī)硬件系統(tǒng)的主要的技術(shù)和性能指標(biāo)
1.4 計(jì)算機(jī)系統(tǒng)的體系結(jié)構(gòu)、組成和實(shí)現(xiàn)概述
1.5 計(jì)算機(jī)系統(tǒng)的發(fā)展、應(yīng)用與分類
思考與練習(xí)
2 數(shù)據(jù)表示和運(yùn)算方法
2.1 二進(jìn)制碼與不同進(jìn)制數(shù)之間的轉(zhuǎn)換
2.1.1 二進(jìn)制碼與進(jìn)位計(jì)數(shù)制
2.1.2 不同進(jìn)制數(shù)之間的轉(zhuǎn)換
2.2 定點(diǎn)數(shù)在計(jì)算機(jī)內(nèi)的表示與編碼
2.2.1 定點(diǎn)小數(shù)和整數(shù)的編碼方法
2.2.2 二－十進(jìn)制數(shù)的編碼
2.3 浮點(diǎn)數(shù)在計(jì)算機(jī)內(nèi)的表示
2.4 文字和多媒體信息的表示與編碼
2.4.1 西文字符的編碼
2.4.2 漢字的編碼
2.4.3 多媒體信息的編碼
2.5 數(shù)據(jù)校驗(yàn)碼
2.6 二進(jìn)制數(shù)值數(shù)據(jù)的運(yùn)算算法
2.6.1 補(bǔ)碼加法與減法運(yùn)算規(guī)則及電路實(shí)現(xiàn)
2.6.2 原碼一位乘法與除法的運(yùn)算算法
思考與練習(xí)
3 計(jì)算機(jī)的運(yùn)算器部件
3.1 算術(shù)邏輯運(yùn)算部件的功能設(shè)計(jì)與線路實(shí)現(xiàn)
3.2 計(jì)算機(jī)的定點(diǎn)運(yùn)算器
3.2.1 定點(diǎn)運(yùn)算器部件的功能、組成與控制
3.2.2 MIPS汁算機(jī)多周期CPU系統(tǒng)中的運(yùn)算器部件的組成與實(shí)現(xiàn)
3.2.3 運(yùn)算器芯片Am2901實(shí)例與使用
3.3 浮點(diǎn)運(yùn)算和浮點(diǎn)運(yùn)算器
3.3.1 浮點(diǎn)數(shù)的運(yùn)算規(guī)則
3.3.2 浮點(diǎn)運(yùn)算器舉例
思考與練習(xí)
4 指令系統(tǒng)和匯編語言程序設(shè)計(jì)
4.1 指令格式和指令系統(tǒng)概述
4.1.1 指令的定義與指令格式
4.1.2 操作碼的組織與編碼
4.1.3 有關(guān)操作數(shù)的類型、個數(shù)、來源、去向和地址安排
4.1.4 指令的分類
4.1.5 指令周期及其對計(jì)算機(jī)性能和硬件結(jié)構(gòu)的影響
4.2 尋址方式概述
4.3 指令系統(tǒng)舉例
4.3.1 PentiumⅡ計(jì)算機(jī)的指令系統(tǒng)
4.3.2 MIPS32計(jì)算機(jī)的指令系統(tǒng)
4.3.3 教學(xué)示例計(jì)算機(jī)的指令系統(tǒng)
4.4 計(jì)算機(jī)的匯編語言程序設(shè)計(jì)簡介
4.4.1 匯編語言及其程序設(shè)計(jì)中的有關(guān)概念
4.4.2 示例計(jì)算機(jī)支持的語言
4.4.3 示例計(jì)算機(jī)的匯編語言程序設(shè)計(jì)舉例
思考與練習(xí)
5 計(jì)算機(jī)的控制器部件
5.1 控制器的功能與組成概述
5.2 硬連線控制器部件
5.2.1 硬連線控制器的組成和運(yùn)行原理簡介
5.2.2 MIPS32計(jì)算機(jī)的控制器簡介
5.3 微程序控制器部件
5.3.1 微程序控制器的基本組成和運(yùn)行原理
5.3.2 微程序設(shè)計(jì)中的下地址形成邏輯和微程序設(shè)計(jì)
5.4 指令流水線的概念和實(shí)現(xiàn)技術(shù)
5.4.1 流水線的基本概念和主要性能指標(biāo)
5.4.2 指令流水線小的相關(guān)問題及其解決方案
5.4.3 指令級并行技術(shù)
思考與練習(xí)
6 存儲器系統(tǒng)
6.1 存儲器概述
6.1.1 存儲器的分類+
6.1.2 主存儲器的技術(shù)指標(biāo)
6.1.3 存儲系統(tǒng)的層次結(jié)構(gòu)
6.2 半導(dǎo)體存儲器
6.2.1 隨機(jī)存取存儲器
6.2.2 只讀存儲器
6.2.3 DDR與DDRⅡ
6.3 主存儲器
6.3.1 主存儲器的基本組成
6.3.2 主存儲器的基本操作
6.3.3 主存儲器的組織
6.3.4 提高存儲器系統(tǒng)性能的途徑
6.4 輔助存儲器
6.4.1 輔助存儲器的種類及技術(shù)指標(biāo)
6.4.2 硬盤存儲器
6.4.3 磁盤陣列技術(shù)
6.4.4 光存儲系統(tǒng)的組成與運(yùn)行原理
6.5 高速緩沖存儲器
6.5.1 Ciache的結(jié)構(gòu)與運(yùn)行原理
6.5.2 Cache的3種地址映像方式
6.5.3 Pentium處理器的Cache管理
6.6 虛擬存儲器
6.6.1 虛擬存儲器的功能與特點(diǎn)
6.6.2 頁式虛擬存儲器
6.6.3 段式虛擬存儲器
6.6.4 段頁式虛擬存儲器
思考與練習(xí)
7 輸入／輸出設(shè)備與輸A／輸出系統(tǒng)
7.1 輸入／輸出設(shè)備
7.1.1 輸入／輸出設(shè)備的分類及工作特點(diǎn)
7.1.2 幾種常用的輸入／輸出設(shè)備簡介
7.2 輸入／輸出接口
7.2.1 接口的基本組成、功能和類型
7.2.2 端口的編址與尋址
7.2.3 JL種標(biāo)準(zhǔn)外部接口
7.3 輸入／輸出方式
7.3.1 程序查詢方式
7.3.2 程序中斷方式
7.3.3 直接存儲器訪問(DMA)方式
7.3.4 I／O通道控制方式和I／O處理機(jī)方式
7.4 總線技術(shù)
7.4.1 總線概述
7.4.2 總線仲裁和數(shù)據(jù)傳送控制
7.4.3 系統(tǒng)總線標(biāo)準(zhǔn)舉例
7.4.4 Pentium計(jì)算機(jī)的總線系統(tǒng)
思考與練習(xí)
8 并行計(jì)算機(jī)體系結(jié)構(gòu)
8.1 基礎(chǔ)知識與基本概念
8.1.1 計(jì)算機(jī)體系結(jié)構(gòu)的分類
8.1.2 并行計(jì)算機(jī)系統(tǒng)的性能問題
8.1.3 并行計(jì)算機(jī)系統(tǒng)的軟件技術(shù)
8.2 SIMD計(jì)算機(jī)簡介
8.3 基于共享內(nèi)存的多處理機(jī)系統(tǒng)
8.3.1 一致性內(nèi)存訪問的UMA多處理機(jī)系統(tǒng)
8.3.2 非一致性內(nèi)存訪問的NUMA多處理機(jī)系統(tǒng)
8.3.3 僅高速緩存訪問的COMA多處理機(jī)系統(tǒng)
8.4 基于消息傳遞的多計(jì)算機(jī)系統(tǒng)
8.4.1 大規(guī)模并行處理機(jī)MPP
8.4.2 工作站集群COw
思考與練習(xí)
參考文獻(xiàn)