計(jì)算機(jī)組成原理

第1章 開篇之說
第2章 概述
2.1 基本概念
2.2 層次結(jié)構(gòu)和硬件組成
2.2.1 計(jì)算機(jī)的層次結(jié)構(gòu)
2.2.2 計(jì)算機(jī)硬件組成
2.2.3 計(jì)算機(jī)的簡單工作過程
2.2.4 微機(jī)的分類
2.3 計(jì)算機(jī)主要技術(shù)指標(biāo)
2.4 雙核處理器技術(shù)
2.4.1 雙核處理器
2.4.2 多核處理器的創(chuàng)新意義
2.5 應(yīng)用舉例
第3章 計(jì)算機(jī)電路基礎(chǔ)
3.1 基本半導(dǎo)體器件
3.1.1 半導(dǎo)體的導(dǎo)電特性
3.1.2 半導(dǎo)體二極管
3.1.3 半導(dǎo)體三極管
3.1.4 場效應(yīng)管（FET）
3.2 門電路
3.2.1 與門（與運(yùn)算）
3.2.2 或門（或運(yùn)算）
3.2.3 非門（非運(yùn)算）
3.2.4 與非門（與非運(yùn)算）
3.2.5 或非門（或非運(yùn)算）
3.2.6 與或非門（與或非運(yùn)算）
3.2.7 異或門（異或運(yùn)算）
3.2.8 邏輯代數(shù)初步
3.3 觸發(fā)器
3.3.1 基本RS觸發(fā)器
3.3.2 時(shí)鐘觸發(fā)器
3.3.3 D觸發(fā)器
3.3.4 JK觸發(fā)器
3.3.5 T觸發(fā)器
3.4 常用的組合邏輯電路
3.4.1 編碼器和優(yōu)先編碼器
3.4.2 譯碼器
3.4.3 多路選擇器
3.4.4 數(shù)值比較器
3.4.5 半加器和全加器
3.5 常用的時(shí)序邏輯電路
3.5.1 計(jì)數(shù)器
3.5.2 寄存器及其應(yīng)用
3.6 計(jì)算機(jī)中的寄存器（Register）
3.6.1 寄存器分類（寄存器按功能分）
3.6.2 8086/8088CPU中的寄存器
3.6.3 80386CPU中的寄存器
第4章 數(shù)據(jù)表示法
4.1 數(shù)制
4.1.1 進(jìn)位計(jì)數(shù)數(shù)制
4.1.2 計(jì)算機(jī)中使用二進(jìn)制的原理
4.1.3 二進(jìn)制數(shù)與十進(jìn)制數(shù)之間的轉(zhuǎn)換
4.1.4 二進(jìn)制數(shù)與十六進(jìn)制數(shù)之間的轉(zhuǎn)換
4.1.5 二進(jìn)制數(shù)與八進(jìn)制數(shù)之間的轉(zhuǎn)換
4.1.6 八進(jìn)制數(shù)、十六進(jìn)制數(shù)和十進(jìn)制數(shù)之間的互相轉(zhuǎn)換
4.2 定點(diǎn)數(shù)表示方法
4.2.1 幾個(gè)基本概念
4.2.2 定點(diǎn)表示法
4.2.3 定點(diǎn)數(shù)的原碼、反碼和補(bǔ)碼表示
4.2.4 原、反、補(bǔ)碼表示舉例
4.2.5 移碼表示
4.3 補(bǔ)碼表示法的變換公式
4.4 浮點(diǎn)數(shù)表示方法
4.4.1 浮點(diǎn)數(shù)的規(guī)格化
4.4.2 浮點(diǎn)數(shù)表示的基本格式
4.4.3 浮點(diǎn)數(shù)的原碼、反碼和補(bǔ)碼表示
4.4.4 浮點(diǎn)數(shù)舉例
4.4.5 現(xiàn)在微機(jī)中的浮點(diǎn)數(shù)的表示（IEEE754浮點(diǎn)數(shù)標(biāo)準(zhǔn)格式）
4.5 編碼和校驗(yàn)
4.5.1 BCD碼（BinaryCodedDecimal）
4.5.2 BCD碼的存儲(chǔ)方式及其運(yùn)算
4.5.3 字符編碼
4.5.4 檢錯(cuò)糾錯(cuò)碼
4.6 應(yīng)用舉例
第5章 運(yùn)算方法和運(yùn)算器
5.1 移位運(yùn)算和舍入操作
5.1.1 移位運(yùn)算
5.1.2 舍人操作
5.2 定點(diǎn)數(shù)加減法
5.2.1 原碼加法
5.2.2 補(bǔ)碼加法
5.2.3 變形補(bǔ)碼加法
5.3 定點(diǎn)原碼乘法
5.3.1 原碼一位乘法
5.3.2 原碼2位乘法（不作要求）
5.4 定點(diǎn)原碼除法
5.4.1 恢復(fù)余數(shù)法
5.4.2 加減交替法
5.5 規(guī)格化浮點(diǎn)運(yùn)算
5.5.1 規(guī)格化浮點(diǎn)補(bǔ)碼加減法
5.5.2 規(guī)格化浮點(diǎn)補(bǔ)碼乘除法運(yùn)算
5.6 邏輯運(yùn)算
5.7 定點(diǎn)運(yùn)算器設(shè)計(jì)
5.7.1 運(yùn)算器的基本結(jié)構(gòu)
5.7.2 加減法運(yùn)算器
5.7.3 基本結(jié)構(gòu)
5.8 協(xié)處理器
5.8.1 性能
5.8.2 協(xié)處理器的內(nèi)部結(jié)構(gòu)
5.8.3 80287和80387的硬件特性
5.8.4 協(xié)處理器的工作方式
5.9 應(yīng)用舉例
第6章 指令系統(tǒng)（1nstructionSet）
6.1 指令的分類
6.2 指令格式
6.2.1 操作碼的組織與編排
6.2.2 地址碼的設(shè)計(jì)安排
6.2.3 指令格式
6.2.4 指令字長
6.3 尋址方式
6.4 指令的執(zhí)行方式
6.4.1 指令的執(zhí)行過程
6.4.2 指令的執(zhí)行方式
6.4.3 指令周期與機(jī)器周期、時(shí)鐘周期（如圖6-20所示）
6.5 應(yīng)用舉例
第7章 存儲(chǔ)器系統(tǒng)
7.1 概述
7.1.1 基本概念
7.1.2 主存儲(chǔ)器的主要技術(shù)指標(biāo)
7.2 半導(dǎo)體存儲(chǔ)器
7.2.1 基本組成及操作
7.2.2 存儲(chǔ)器的工作原理
7.2.3 存儲(chǔ)空間的計(jì)算
7.3 存儲(chǔ)元件
7.4 用存儲(chǔ)器芯片構(gòu)成半導(dǎo)體存儲(chǔ)器
……
第8章 控制器
第9章 輸入輸出系統(tǒng)
第10章 總線系統(tǒng)