數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)：基于VHDL語(yǔ)言描述

第1章 數(shù)字邏輯基礎(chǔ)
1.1 數(shù)制
1.1.1 十進(jìn)制數(shù)
1.1.2 二進(jìn)制數(shù)
1.1.3 八進(jìn)制數(shù)和十六進(jìn)制數(shù)
1.1.4 各種數(shù)制之間的轉(zhuǎn)換
1.1.5 原碼、反碼與補(bǔ)碼
1.2 常用編碼
1.3 邏輯代數(shù)基礎(chǔ)
1.3.1 邏輯變量和邏輯函數(shù)
1.3.2 基本邏輯門(mén)和基本運(yùn)算
1.3.3 邏輯代數(shù)的常用公式和基本定理
1.3.4 邏輯函數(shù)的表示方法
1.3.5 最小項(xiàng)和最小項(xiàng)表達(dá)式
1.3.6 邏輯函數(shù)的化簡(jiǎn)方法（化為最簡(jiǎn)“與或”式）
本章小結(jié)
習(xí)題1
第2章 集成邏輯門(mén)電路
2.1 分立元件門(mén)電路
2.1.1 二極管構(gòu)成的邏輯門(mén)電路
2.1.2 三極管“非”門(mén)電路
2.1.3 復(fù)合邏輯門(mén)電路
2.2 TTL集成邏輯門(mén)電路
2.2.1 TTL“與非”門(mén)的電路結(jié)構(gòu)和工作原理
2.2.2 TTL“與非”門(mén)的電壓傳輸特性及抗干擾能力
2.2.3 TTL“與非”門(mén)的輸入特性、輸出特性和帶負(fù)載能力
2.2.4 TTL“與非”門(mén)的動(dòng)態(tài)特性
2.2.5 TTL“與非”門(mén)的主要性能參數(shù)
2.3 其他類(lèi)型的TTL門(mén)電路
2.3.1 集電極開(kāi)路門(mén)
2.3.2 三態(tài)輸出門(mén)
2.3.3 TTL集成邏輯門(mén)電路系統(tǒng)簡(jiǎn)介
2.4 CMOS門(mén)電路
2.4.1 CMOS反相器
2.4.2 CMOS“與非”門(mén)
2.4.3 CMOS“或非”門(mén)
2.4.4 CMOS三態(tài)門(mén)
2.4.5 CMOS傳輸門(mén)
2.4.6 CMOS集成電路的各種系列
2.4.7 低電壓CMOS系列
2.5 數(shù)字集成電路使用中應(yīng)注意的問(wèn)題
2.5.1 TTL邏輯門(mén)電路使用中應(yīng)注意的問(wèn)題
2.5.2 CMOS電路使用中應(yīng)注意的問(wèn)題
2.5.3 數(shù)字集成電路的接口
本章小結(jié)
習(xí)題2
第3章 VHDL基礎(chǔ)
3.1 硬件描述語(yǔ)言VHDL介紹
3.1.1 EDA技術(shù)及發(fā)展
3.1.2 VHDL語(yǔ)言簡(jiǎn)介
3.1.3 VHDL語(yǔ)言設(shè)計(jì)開(kāi)發(fā)流程
3.2 VHDL程序的基本結(jié)構(gòu)
3.2.1 實(shí)體說(shuō)明
3.2.2 結(jié)構(gòu)體描述
3.3 數(shù)據(jù)對(duì)象、數(shù)據(jù)類(lèi)型、運(yùn)算符和表達(dá)式
3.3.1 數(shù)據(jù)對(duì)象
3.3.2 數(shù)據(jù)類(lèi)型
3.3.3 VHDL運(yùn)算符與表達(dá)式
3.3.4 基本順序描述語(yǔ)句
3.3.5 基本并行描述語(yǔ)句
3.4 VHDL的庫(kù)和包
3.4.1 庫(kù)的使用和種類(lèi)
3.4.2 程序包
3.4.3 函數(shù)和過(guò)程
本章小結(jié)
習(xí)題3
……
第4章 組合邏輯電路
第5章 觸發(fā)器
第6章 時(shí)序邏輯電路
第7章 可編程邏輯器件
第8章 數(shù)字系統(tǒng)設(shè)計(jì)
附錄aquartusⅱ的使用
附錄b常用cpld／fpga資源
附錄c常用集成門(mén)電路的邏輯符號(hào)對(duì)照表
參考文獻(xiàn)