計算機組成與系統(tǒng)結(jié)構(gòu)

定　價：￥43.00

作　者：	裘雪紅，李伯成編著
出版社：	西安電子科技大學出版社
叢編項：
標　簽：	維修

購買這本書可以去

ISBN：	9787560627052	出版時間：	2012-03-01	包裝：	平裝
開本：	16開	頁數(shù)：	399	字數(shù)：

內(nèi)容簡介

　　《新世界計算機類專業(yè)規(guī)劃教材：計算機組成與系統(tǒng)結(jié)構(gòu)》主要講述計算機的基本體系結(jié)構(gòu)、基本組成原理和基本實現(xiàn)方法，涉及的內(nèi)容從計算機底層的CPU核心直到最上層的并行系統(tǒng)架構(gòu)，介紹了從單機、多機到集群的各種計算機系統(tǒng)中采用的指令設計與流水線處理技術(shù)、存儲體系與存儲技術(shù)、輸入／輸出系統(tǒng)與I／O技術(shù)、并行體系結(jié)構(gòu)及互連技術(shù)等成熟與新技術(shù)，并結(jié)合新產(chǎn)品、新系統(tǒng)說明各種技術(shù)的應用?！缎率澜缬嬎銠C類專業(yè)規(guī)劃教材：計算機組成與系統(tǒng)結(jié)構(gòu)》力求語言精練，深入淺小，通俗易懂.重點突出；在強憫原理的同時，注前技術(shù)與實例的結(jié)合；在強調(diào)基礎知識的同時，注重新技術(shù)的融八?！缎率澜缬嬎銠C類專業(yè)規(guī)劃教材：計算機組成與系統(tǒng)結(jié)構(gòu)》與教育部計算機教學指導委員會計算機爭專業(yè)教學分委員會制定的計算機科學與技術(shù)專業(yè)規(guī)范中建議的“計算機組織與體系結(jié)構(gòu)”教學大綱和ACM／1EEF-CS課程指南吻合，涵蓋了全國碩十研究生入學考試計算機科學與技術(shù)學科聯(lián)考大綱中“計算機組成原理”課程的內(nèi)容，適用于“計算機組織與體系結(jié)構(gòu)”和“計算機組成原理”課程的教學與自學，能夠給學生建立完整的計算機組成與體系結(jié)構(gòu)的基本概念和知識體系。

作者簡介

暫缺《計算機組成與系統(tǒng)結(jié)構(gòu)》作者簡介

圖書目錄

第1章緒論
1.1 計算機的發(fā)展史
1.1 1 發(fā)展歷史
1.1.2 摩爾定律
1.2 計算機的基本組成
1.2.1 硬件系統(tǒng)
1.2.2 軟件系統(tǒng)
1.3 計算機的層次概念
1.3 1 汁算機系統(tǒng)的層次結(jié)構(gòu)
1.3.2 計算機系統(tǒng)結(jié)構(gòu)、組成與實現(xiàn)
1.4 計算機的分類及眭能描述
1.4.1 計算機的分類
1.4.2 計算機系統(tǒng)性能描述
習題
第2章計算機系統(tǒng)中的數(shù)據(jù)表示
2.1 數(shù)據(jù)編碼
2.1.1 數(shù)值數(shù)據(jù)的編碼
2.1.2 數(shù)據(jù)的浮點表示
2.1.3 BCD碼
2.2 非數(shù)值數(shù)據(jù)的編碼
2.2.1 ASC，II碼
2.2.2 漢字編碼
2.3 檢錯與糾錯碼
2.3.1　奇偶校驗碼
2.3.2 海明碼
2.3.3 循環(huán)冗余校驗碼
習題
第3章運算方法與運算器
3.1 定點數(shù)運算
3.1 1加減運算
3.1.2 乘法運算
3.1.3 除法運算
3.2 算術(shù)邏輯運算部件
3.2.1 單元電路
3.2.2 算術(shù)邏輯單元集成芯片
3.2.3 運算器的結(jié)構(gòu)
3.3 浮點運算
3.3.1 加減運算
3.3 2 乘除運算
3.3 3 浮點運算的實現(xiàn)
習題
第4章存儲系統(tǒng)
4.1 存儲系統(tǒng)概述
4.1.1 存儲系統(tǒng)的層次結(jié)構(gòu)
1.1.2 存儲器的分類
4.1 3存儲器的性能指標
4.2 內(nèi)部存儲器（主存儲器）
4.2.1 隨機讀寫存儲器RAM
4.2.2 只讀存儲器R（）M
4.2 3 其他存儲器
4.3 高速緩沖存儲器
4.3.1 工作原理
4.3.2 地址映射
4.3.3 替換算法
4.3.4 主存與Cache內(nèi)容的一致性問題
4.3 5 Cache性能分析
4.4 虛擬存儲器
4.4.1 虛擬存儲器的概念
4.4.2 虛擬存儲器的管理
4.4.3 幾點說明
4.5 外部存儲器（輔助存儲器）
4.5.1 磁表面存儲器
4.5.2 光存儲器
4.5.3 移動存儲設備
習題
第5章指令系統(tǒng)
5.1 指令系統(tǒng)概述
5.2 指令系統(tǒng)結(jié)構(gòu)層定義
5.2.1 存儲模式
5.2.2 寄存器組織
5.2.3 數(shù)據(jù)類型
5.2.4 指令
5.3 指令設計
5.3.1 指令格式
5.3.2 地址碼設計
5.3.3 操作碼設計
5.3.4 指令長度設計
5.4 基本尋址方式
5.5 CIS（:與RISC
5.5.1 指令系統(tǒng)結(jié)構(gòu)的發(fā)展
5.5.2 CISC
5.5.3 RISC
5.6 典型指令系統(tǒng)
5.6.1 IntelCPU指令系統(tǒng)
5.6.2 MIPS指令系統(tǒng)
習題
第6章中央處理器（CPU）
6.1 CPU結(jié)構(gòu)和微操作
6.1.1 CPU的功能與結(jié)構(gòu)
6.1.2 指令周期
6.1.3微操作
6.1.4 控制器的組成
6.2 硬布線控制器設計
6.3 微程序控制器設計
6.3.1 微程序控制原理
6.3.2 微指令設計
6.3.3 微程序設計
6.3.4 微程序控制器設計
6.4 微程序控制器與硬布線控制器的比較
6.5 CPU性能的測量與提高
6.5 1 CPU性能測量
6.5.2 提高CPU速度的策略
6.6 CPU中的新技術(shù)
6.6.1 多核技術(shù)
6.6 2 多線程技術(shù)
6.6.3 多核十多線程技術(shù)
6.7 典型的（CPU
6.7.1 Intel的CPU
6.7.2 Sun的CPU
6.7 3 MIPS的CPU
習題
第7章流水線技術(shù)與指令級并行
7.1 流水線處理的概念
7.1 1流水線的一般結(jié)構(gòu)
7.1.2 流水線的類型
7.2 浮點運算流水線
7.2.1 浮點加減運算流水線
7.2.2 浮點乘除運算流水線
7.3 指令流水線
7.3.1 基本的指令流水線
7.3.2 指令流水線策略
7.4 流水線性能度量
7.4.1 時一空圖
7.4.2 吞吐率
7.4.3 加速比
7.4 4 效率
7.4.5 吞吐率、加速比和效率的關系
7.4.6 流水線性能分析
7.5 指令流水線的性能提高
7.5.1 流水線的基本性能問題
7.5.2 結(jié)構(gòu)相關
7.5.3 數(shù)據(jù)相關
7.5.4 控制相關
7.6 多發(fā)射處理器
7.6 超標量處理器
7.6.2 超長指令字處理器
7.6 3 多發(fā)射處理器的限制
7.7 指令級并行的概念
7.7.1 指令流水線的限制
7.7 2 突破指令流水線限制的途徑
7.7 3 指令級并行的限制
習題
第8章總線與輸入／輸出系統(tǒng)
8.1 概述
8.2 總線
8.2.1 總線類型與結(jié)構(gòu)
8.2.2 總線的信息傳輸方式
8.2.3 總線仲裁
8.2.4 典型的總線
……
第9章并行體系結(jié)構(gòu)
參考文獻