Xilinx FPGA\CPLD設(shè)計(jì)初級(jí)教程

$Xilinx FPGA\CPLD設(shè)計(jì)初級(jí)教程$

定　價(jià)：￥23.00

作　者：	沈濤等編著
出版社：	西安電子科技大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	維修

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787560622576	出版時(shí)間：	2009-09-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	236	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《XilinxFPGA/CPLD設(shè)計(jì)初級(jí)教程》介紹了美國(guó)Xilinx公司的FPGA和CPLD產(chǎn)品的基本結(jié)構(gòu)、硬件描述語(yǔ)言VerilogHDL的編程方法以及上些設(shè)汁技巧?！禭ilinxFPGA/CPLD設(shè)計(jì)初級(jí)教程》分為上下兩篇。上篇為基礎(chǔ)內(nèi)容，其中第1章介紹了可編程邏輯器件的發(fā)展史及Xilinx的FPGA、CPLD器件的基本結(jié)構(gòu)和工作原理；第2章介紹了Xilinx產(chǎn)品的器件資源；第3、4章介紹了硬件描述語(yǔ)言VerilogHDL及其編程方法；第5章介紹了數(shù)字電路設(shè)計(jì)中一些最基本的設(shè)計(jì)技巧；第6章介紹了XilinxFPGA器件中全局時(shí)鐘資源的使用；第7章簡(jiǎn)單介紹了PicoBlaze軟核的工作流程。下篇為實(shí)驗(yàn)案例，詳細(xì)介紹了使用Xilinx公司的1SE開(kāi)發(fā)工具設(shè)計(jì)數(shù)字電路的八個(gè)實(shí)驗(yàn)?！禭ilinx FPGA/CPLD設(shè)計(jì)初級(jí)教程》的最大特色是強(qiáng)調(diào)培養(yǎng)初學(xué)者的動(dòng)手能力?！禭ilinxFPGA/CPLD設(shè)計(jì)初級(jí)教程》可作為各高校數(shù)字電路相關(guān)專(zhuān)業(yè)課程的教材，也可作為FPGA／CPLD初學(xué)者的參考書(shū)。《Xilinx FPGA/CPLD設(shè)計(jì)初級(jí)教程》配有電子教案，需要者可登錄出版社網(wǎng)站，免費(fèi)下載。

作者簡(jiǎn)介

暫缺《Xilinx FPGA\CPLD設(shè)計(jì)初級(jí)教程》作者簡(jiǎn)介

圖書(shū)目錄

上篇礎(chǔ)內(nèi)容
第1章 PLD概述
1.1 PLD發(fā)展歷程
1.2 PLD器件的分類(lèi)
1.3 簡(jiǎn)單的PLD器件結(jié)構(gòu)
1.4 FPG／CPLD的基本概念
1.4.1 基于乘積項(xiàng)的CHD結(jié)構(gòu)和原理
1.4.2 基于查找表的FPGA結(jié)構(gòu)和原理
習(xí)題1第2章 Xilinx的FPGA／CPLD芯片介紹
2.1 FPGA芯片介紹
2.1.1 Virtex系列
2.1.2 Spartan系列
2.2 CHLD芯片介紹
習(xí)題2第3章 Verilog HDL語(yǔ)言基礎(chǔ)知識(shí)
3.1 Verilog HDL簡(jiǎn)介
3.1.1 硬件描述語(yǔ)言HDL
3.1.2 Venlog HDL的歷史
3.1.3 Verilog HDL語(yǔ)言與C語(yǔ)言的比較
3.2 Venlog HDL模塊的基本結(jié)構(gòu)
3.3 Vefilog HDL語(yǔ)言規(guī)范
3.4 Verilog HDL語(yǔ)言中的常量和變量
3.4.1 常量
3.4.2 符號(hào)常量
3.4.3 變量
3.5 Verilog HDL語(yǔ)言中的運(yùn)算符
3.5.1 算術(shù)運(yùn)算符
3.5.2 位運(yùn)算符
3.5.3 邏輯運(yùn)算符
3.5.4 關(guān)系運(yùn)算符
3.5.5 等式運(yùn)算符
3.5.6 移位運(yùn)算符
3.5.7 條件運(yùn)算符
3.5.8 位拼接運(yùn)算符
3.5.9 縮減運(yùn)算符
3.6 Verilog HDL語(yǔ)言中的塊語(yǔ)句和賦值語(yǔ)句
3.6.1 塊語(yǔ)句
3.6.2 賦值語(yǔ)句
3.7 過(guò)程語(yǔ)句
3.7.1 initial語(yǔ)句
3.7.2 always語(yǔ)句
3.8 條件語(yǔ)句
3.8.1 if-else語(yǔ)句
3.8.2 case語(yǔ)句
3.9 循環(huán)語(yǔ)句
3.9.1 forever語(yǔ)句
3.9.2 repeat語(yǔ)句
3.9.3 while語(yǔ)句
3.9.4 for語(yǔ)句
3.10 task和function說(shuō)明語(yǔ)句
3.10.1 task說(shuō)明語(yǔ)句
3.10.2 function說(shuō)明語(yǔ)句
3.11 系統(tǒng)任務(wù)和函數(shù)
3.11.1 系統(tǒng)任務(wù)$display和$write
3.11.2 系統(tǒng)任務(wù)$monitor
3.11.3 系統(tǒng)函數(shù)$time和$realtime
3.11.4 系統(tǒng)任務(wù)$stop和$finish
3.11.5 系統(tǒng)任務(wù)$readmemb和$readmemh
3.11.6 系統(tǒng)函數(shù)$random
3.12 編譯預(yù)處理
3.12.1 宏定義define
3.12.2 文件包含處理include
3.12.3 時(shí)間尺度timescale
習(xí)題3第4章 Verilog HDL程序的描述方式
4.1 門(mén)級(jí)結(jié)構(gòu)描述
4.1.1 Verilog HDL內(nèi)置元件的介紹
4.1.2 門(mén)級(jí)結(jié)構(gòu)描述實(shí)例
4.2 行為描述
4.3 數(shù)據(jù)流描述
4.4 混合描述
習(xí)題4第5章常用數(shù)字電路的設(shè)計(jì)技巧
5.1 鎖存器的產(chǎn)生
5.2 D觸發(fā)器的妙用
5.2.1 毛刺的消除
5.2.2 系統(tǒng)工作頻率的提高
5.3 優(yōu)化的有限狀態(tài)機(jī)設(shè)計(jì)
5.4 按鍵抖動(dòng)的消除方法
習(xí)題5第6章 FPGA器件的全局時(shí)鐘資源的使用
6.1 全局時(shí)鐘資源的使用方法
6.2 含有CLKDLL模塊的全局時(shí)鐘資源調(diào)用
6.3 含有DCM模塊的全局時(shí)鐘資源調(diào)用
習(xí)題6第7章微控制器PiCOBIaze介紹
7.1 PicoBlaze處理器概述
7.2 PicoBlaze處理器軟件包介紹
7.3 PicoBlaze處理器結(jié)構(gòu)分析
習(xí)題7下篇實(shí)驗(yàn)案例
實(shí)驗(yàn)一 LED循環(huán)流水燈顯示
實(shí)驗(yàn)二按鍵消抖
實(shí)驗(yàn)三鍵控走馬燈
實(shí)驗(yàn)四音符演奏器
實(shí)驗(yàn)五數(shù)碼管循環(huán)計(jì)數(shù)器
實(shí)驗(yàn)六數(shù)碼管蛇形顯示
實(shí)驗(yàn)七數(shù)字秒表一
實(shí)驗(yàn)八數(shù)字秒表二
附錄1 基于BASYS的實(shí)驗(yàn)指導(dǎo)——LED循環(huán)流水燈顯示
附錄2 EZBoard CPLD板卡介紹
F2.1 系統(tǒng)概述
F2.2 套件各部分詳細(xì)說(shuō)明
F2.2 .1 主芯片——Xilinx XC95144XL-10TOG100C
F2.2.2 電源部分
F2.2.3 LED
F2.2.4 7段4位數(shù)碼管
F2.2.5 撥碼開(kāi)關(guān)
F2.2.6 按鍵
F2.2.7 蜂鳴器
F2.2.g擴(kuò)展接口
F2.2.9 時(shí)鐘電路
F2.2.10 CPLD JTAG
參考文獻(xiàn)