計(jì)算機(jī)組成原理

第1章 計(jì)算機(jī)系統(tǒng)概論1
1.1 計(jì)算機(jī)發(fā)展歷程1
1.1.1 馮·諾依曼型計(jì)算機(jī)的特點(diǎn)和功能1
1.1.2 計(jì)算機(jī)的發(fā)展歷史3
1.1.3 計(jì)算機(jī)的發(fā)展趨勢5
1.2 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)及計(jì)算機(jī)組成6
1.2.1 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)6
1.2.2 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)和計(jì)算機(jī)組成9
1.3 計(jì)算機(jī)系統(tǒng)的組成9
1.3.1 計(jì)算機(jī)的硬件系統(tǒng)10
1.3.2 計(jì)算機(jī)的軟件系統(tǒng)13
1.3.3 計(jì)算機(jī)硬件與軟件的邏輯等價性14
1.4 計(jì)算機(jī)的工作過程14
1.4.1 使用計(jì)算機(jī)求解的一個簡單例子15
1.4.2 計(jì)算機(jī)工作過程16
1.5 計(jì)算機(jī)性能18
1.5.1 計(jì)算機(jī)性能的衡量尺度18
1.5.2 反映計(jì)算機(jī)性能的參數(shù)19
1.5.3 性能因子CPI19
1.5.4 計(jì)算機(jī)性能常用指標(biāo)20
1.6 計(jì)算機(jī)的分類和應(yīng)用21
1.6.1 計(jì)算機(jī)的分類21
1.6.2 計(jì)算機(jī)的應(yīng)用24
本章小結(jié)27
習(xí)題128
第2章 運(yùn)算方法和運(yùn)算器30
2.1 數(shù)值數(shù)據(jù)的表示方法30
2.1.1 數(shù)據(jù)格式30
2.1.2 數(shù)的機(jī)器碼表示34
2.2 非數(shù)值數(shù)據(jù)的表示方法39
2.2.1 字符數(shù)據(jù)的表示39
2.2.2 漢字的表示40
2.3 定點(diǎn)加法.減法運(yùn)算41
2.3.1 補(bǔ)碼加法.減法41
2.3.2 原碼加法.減法49
2.3.3 移碼加法.減法52
2.3.4 十進(jìn)制加法器53
2.4 定點(diǎn)乘法運(yùn)算54
2.4.1 原碼一位乘法54
2.4.2 補(bǔ)碼一位乘法56
2.4.3 陣列乘法器61
2.5 定點(diǎn)除法運(yùn)算70
2.5.1 原碼一位除法70
2.5.2 補(bǔ)碼一位除法73
2.5.3 陣列除法器75
2.6 邏輯運(yùn)算和移位運(yùn)算78
2.6.1 邏輯運(yùn)算78
2.6.2 移位運(yùn)算80
2.7 定點(diǎn)運(yùn)算器的組成與結(jié)構(gòu)83
2.7.1 多功能算術(shù)邏輯運(yùn)算單元84
2.7.2 定點(diǎn)運(yùn)算器89
2.8 浮點(diǎn)運(yùn)算方法和浮點(diǎn)運(yùn)算器92
2.8.1 浮點(diǎn)加法.減法運(yùn)算93
2.8.2 浮點(diǎn)乘法.除法運(yùn)算95
2.8.3 浮點(diǎn)運(yùn)算器舉例98
2.9 數(shù)據(jù)校驗(yàn)碼100
2.9.1 奇偶校驗(yàn)碼101
2.9.2 海明校驗(yàn)碼101
2.9.3 循環(huán)冗余校驗(yàn)碼104
本章小結(jié)107
習(xí)題2108
第3章 存儲系統(tǒng)113
3.1 存儲器概述113
3.1.1 存儲器的分類113
3.1.2 存儲器的層次結(jié)構(gòu)114
3.1.3 主存儲器的主要技術(shù)指標(biāo)115
3.2 半導(dǎo)體隨機(jī)讀寫存儲器115
3.2.1 SRAM116
3.2.2 DRAM119
3.3 半導(dǎo)體只讀存儲器123
3.3.1 半導(dǎo)體只讀存儲器的分類123
3.3.2 EPROM存儲器芯片實(shí)例124
3.4 半導(dǎo)體存儲器的容量擴(kuò)展126
3.4.1 位擴(kuò)展126
3.4.2 字?jǐn)U展127
3.4.3 字位擴(kuò)展127
3.5 高速存儲器130
3.5.1 雙端口RAM130
3.5.2 多模塊交叉存儲器132
3.5.3 相聯(lián)存儲器134
3.6 Cache存儲器136
3.6.1 Cache的功能.基本原理與性能參數(shù)136
3.6.2 多層次Cache存儲器139
3.6.3 Cache的地址映像與變換140
3.6.4 Cache的替換算法145
3.6.5 Cache的取算法145
3.6.6 Cache的寫策略146
3.7 虛擬存儲器147
3.7.1 虛擬存儲器的基本概念147
3.7.2 頁式虛擬存儲器148
3.7.3 段式虛擬存儲器149
3.7.4 段頁式虛擬存儲器150
3.7.5 虛擬存儲器的替換算法151
本章小結(jié)152
習(xí)題3153
第4章 指令系統(tǒng)156
4.1 指令系統(tǒng)的發(fā)展與性能要求156
4.1.1 指令系統(tǒng)的發(fā)展156
4.1.2 對指令系統(tǒng)性能的要求157
4.1.3 計(jì)算機(jī)語言158
4.2 指令格式158
4.2.1 地址碼159
4.2.2 操作碼160
4.2.3 指令字長與機(jī)器字長的關(guān)系163
4.2.4 指令格式舉例164
4.3 指令和數(shù)據(jù)的尋址方式166
4.3.1 指令的尋址方式166
4.3.2 操作數(shù)的尋址方式166
4.3.3 指令格式的分析與設(shè)計(jì)173
4.4 典型指令176
4.4.1 指令的分類176
4.4.2 RISC指令系統(tǒng)實(shí)例SUNSPARC178
4.4.3 Pentium指令系統(tǒng)181
4.5 CISC和RISC188
4.5.1 CISC188
4.5.2 RISC188
4.5.3 退耦的CISC/RISC191
4.5.4 后RISC192
本章小結(jié)193
習(xí)題4194
第5章 中央處理器198
5.1 CPU的功能和組成198
5.1.1 CPU的功能198
5.1.2 CPU的基本組成199
5.1.3 CPU中的主要寄存器200
5.1.4 操作控制器和時序產(chǎn)生器202
5.2 指令周期203
5.2.1 指令周期的基本概念203
5.2.2 MOV指令的指令周期206
5.2.3 LAD指令的指令周期207
5.2.4 ADD指令的指令周期209
5.2.5 INC指令的指令周期210
5.2.6 DEC指令的指令周期211
5.2.7 JNZ指令的指令周期212
5.2.8 STO指令的指令周期213
5.2.9 JMP指令的指令周期214
5.2.10 用方框圖語言表示指令周期214
5.3 時序產(chǎn)生器和控制方式218
5.3.1 時序信號的作用和體制218
5.3.2 多級時序系統(tǒng)219
5.3.3 時序信號產(chǎn)生器220
5.3.4 控制方式222
5.4 微程序控制器223
5.4.1 微指令和微程序223
5.4.2 微程序控制器的組成和工作原理227
5.4.3 微程序設(shè)計(jì)舉例229
5.5 微程序設(shè)計(jì)技術(shù)232
5.5.1 微命令的編碼方法232
5.5.2 微地址的形成方法235
5.5.3 微指令格式236
5.5.4 微程序控制器的設(shè)計(jì)方法239
5.6 硬連線控制器240
5.6.1 硬連線控制器的組成和工作原理240
5.6.2 典型指令的指令周期流程圖241
5.6.3 硬連線控制器的設(shè)計(jì)方法243
5.6.4 硬連線控制與微程序控制的比較243
5.7 流水線技術(shù)244
5.7.1 并行性的基本概念244
5.7.2 并行處理技術(shù)245
5.7.3 流水線的工作原理.特點(diǎn)及分類246
5.7.4 相關(guān)問題及解決方法248
5.7.5 流水線的性能分析252
5.8 提高單機(jī)系統(tǒng)指令級并行性（ILP）的措施255
5.8.1 超標(biāo)量處理機(jī)和VLIW體系結(jié)構(gòu)255
5.8.2 超流水處理機(jī)257
5.8.3 超標(biāo)量超流水處理機(jī)258
5.8.4 EPIC技術(shù)259
5.9 現(xiàn)代微處理器舉例260
5.9.1 Pentium4處理器260
5.9.2 UltraSPARCⅢCu處理器266
本章小結(jié)271
習(xí)題5272
第6章 總線結(jié)構(gòu)276
6.1 總線的基本概念276
6.1.1 總線的特性276
6.1.2 總線的標(biāo)準(zhǔn)化277
6.1.3 總線的分類277
6.1.4 總線的性能278
6.1.5 單機(jī)系統(tǒng)的總線結(jié)構(gòu)279
6.2 總線仲裁和總線通信281
6.2.1 總線仲裁281
6.2.2 總線通信285
6.3 總線舉例290
6.3.1 ISA總線290
6.3.2 PCI總線293
6.3.3 PCI Express總線302
6.3.4 通用串行總線USB308
本章小結(jié)311
習(xí)題6312
第7章 輸入/輸出設(shè)備313
7.1 輸入設(shè)備313
7.1.1 鍵盤313
7.1.2 鼠標(biāo)314
7.2 輸出設(shè)備315
7.2.1 顯示器315
7.2.2 打印機(jī)317
7.3 輔助存儲器320
7.3.1 輔助存儲器的種類與技術(shù)指標(biāo)321
7.3.2 磁盤322
7.3.3 Flash存儲器326
7.3.4 RAID盤327
7.3.5 光盤存儲器328
本章小結(jié)330
習(xí)題7331
第8章 輸入/輸出系統(tǒng)332
8.1 輸入/輸出系統(tǒng)概述332
8.1.1 I/O接口的概念及功能332
8.1.2 輸入/輸出設(shè)備的編址333
8.1.3 I/O設(shè)備的數(shù)據(jù)傳送控制方式334
8.2 程序中斷方式337
8.2.1 中斷的基本概念337
8.2.2 中斷處理339
8.2.3 多重中斷341
8.3 DMA方式344
8.3.1 DMA的基本概念344
8.3.2 DMA的三種工作方式344
8.3.3 DMA控制器的組成和工作原理346
8.4 通道方式348
8.4.1 通道的基本概念348
8.4.2 通道的種類350
本章小結(jié)351
習(xí)題8352
附錄A 各章部分習(xí)題參考答案353
習(xí)題1 參考答案353
習(xí)題2 參考答案353
習(xí)題3 參考答案358
習(xí)題4 參考答案360
習(xí)題5 參考答案362
習(xí)題6 參考答案366
習(xí)題7 參考答案367
習(xí)題8 參考答案367
附錄B 研究生入學(xué)考試“計(jì)算機(jī)組成原理”課程全國統(tǒng)考大綱369
附錄C 國內(nèi)外常用二進(jìn)制邏輯元件圖形符號對照表372
參考文獻(xiàn)373