基于FPGA的FFT處理系統(tǒng)的研究與應(yīng)用

前言
第1章 FFT算法原理與實(shí)現(xiàn)
1.1 引言
1.2 FFT算法原理
1.2.1 DFT算法簡介
1.2.2 離散傅里葉變換的性質(zhì)
1.2.3 頻率域抽樣理論
1.2.4 DFT的應(yīng)用舉例
1.2.5 FFT／IFFT算法原理
1.2.6 進(jìn)一步減少運(yùn)算量的措施
1.2.7 二維FFT／IFFT算法原理
1.2.8 二維傅里葉變換的基本性質(zhì)
1.3 FFT硬件實(shí)現(xiàn)現(xiàn)狀
第2章 項(xiàng)目開發(fā)環(huán)境介紹
2.1 軟件平臺(tái)
2.1.1 硬件開發(fā)工具Quartus II 8.0
2.1.2 仿真工具M(jìn)odelSim
2.1.3 集成開發(fā)環(huán)境Nios II IDE 8.0
2.1.4 數(shù)值計(jì)算與仿真測試工具M(jìn)ATLAB
2.2 硬件平臺(tái)
2.2.1 DE2平臺(tái)簡介
2.2.2 DE2平臺(tái)的原理
2.2.3 DE2平臺(tái)的開發(fā)環(huán)境
2.2.4 DE2開發(fā)板測試說明
第3章 基于FPGA的一維單核FFT處理器的設(shè)計(jì)與實(shí)現(xiàn)
3.1 基于CORDIC算法實(shí)現(xiàn)FFT處理器
3.1.1 CORDIC算法原理
3.1.2 FFT處理器的設(shè)計(jì)與實(shí)現(xiàn)
3.1.3 系統(tǒng)綜合與仿真測試
3.2 使用DSP Builder設(shè)計(jì)FFT處理器
3.2.1 DSP Builder簡介
3.2.2 FFT模型的建立
3.2.3 FFT模型的實(shí)現(xiàn)
3.2.4 系統(tǒng)綜合與仿真測試
3.3 基于Altera FFT兆核函數(shù)的設(shè)計(jì)與實(shí)現(xiàn)
3.3.1 FFT兆核函數(shù)的設(shè)計(jì)
3.3.2 FFT兆核函數(shù)8.0仿真
3.4 小結(jié)
第4章 基于FPGA的一維多核FFT處理器的設(shè)計(jì)與實(shí)現(xiàn)
4.1 設(shè)計(jì)思路與原理
4.1.1 設(shè)計(jì)背景
4.1.2 實(shí)現(xiàn)途徑
4.1.3 總體結(jié)構(gòu)設(shè)計(jì)
4.2 詳細(xì)設(shè)計(jì)
4.2.1 系統(tǒng)工作流程
4.2.2 系統(tǒng)時(shí)鐘分析
4.2.3 地址發(fā)生器
4.2.4 地址流水線
4.2.5 輻角發(fā)生器
4.2.6 RAM存儲(chǔ)器
4.2.7 數(shù)據(jù)轉(zhuǎn)換
4.2.8 其他
4.3 系統(tǒng)綜合與仿真測試
4.4 小結(jié)
第5章 一維FFT應(yīng)用實(shí)例——基于FPGA的OFDM系統(tǒng)基帶數(shù)據(jù)傳輸部分的設(shè)計(jì)與實(shí)現(xiàn)
5.1 OFDM技術(shù)簡介
5.1.1 OFDM技術(shù)的發(fā)展
5.1.2 OFDM技術(shù)的特點(diǎn)
5.2 OFDM系統(tǒng)基本原理
5.2.1 OFDM子載波的正交性
5.2.2 基于DFT的OFDM系統(tǒng)數(shù)學(xué)模型
5.2.3 FDM系統(tǒng)的基本模型
5.2.4 OFDM系統(tǒng)的相關(guān)技術(shù)
5.3 OFDM系統(tǒng)整體設(shè)計(jì)
5.3.1 擾碼模塊
5.3.2 RS碼模塊
5.3.3 卷積碼模塊
5.3.4 QAM映射模塊
5.3.5 IFFT／FFT模塊
5.3.6 加循環(huán)前綴模塊
5.3.7 基帶成形濾波器模塊
5.4 OFDM基帶數(shù)據(jù)傳輸主要模塊的FPGA實(shí)現(xiàn)
5.4.1 FFT IP核生成與配置
5.4.2 信道編解碼模塊
5.4.3 發(fā)送端平方根升余弦滾降濾波器的實(shí)現(xiàn)
5.4.4 交織和解交織模塊
5.4.5 Viterbi譯碼的FPGA實(shí)現(xiàn)
5.4.6 星座映射與解映射
5.5 OFDM系統(tǒng)的仿真與驗(yàn)證
5.6 小結(jié)
第6章 基于SOPC的二維FFT處理器的設(shè)計(jì)與實(shí)現(xiàn)
6.1 設(shè)計(jì)思路與原理
6.1.1 原理分析
6.1.2 SOPC簡介
6.1.3 Avalon總線ST模式
6.2 硬件設(shè)計(jì)
6.2.1 總體結(jié)構(gòu)設(shè)計(jì)
6.2.2 硬件系統(tǒng)的SOPC設(shè)計(jì)
6.3 軟件設(shè)計(jì)與綜合測試
6.3.1 系統(tǒng)軟件設(shè)計(jì)
6.3.2 系統(tǒng)綜合與仿真測試
6.4 小結(jié)
第7章 二維FFT應(yīng)用實(shí)例——基于FPGA的盲圖像復(fù)原
7.1 圖像復(fù)原數(shù)學(xué)模型
7.1.1 圖像退化
7.1.2 點(diǎn)擴(kuò)展函數(shù)
7.1.3 噪聲模型
7.1.4 圖像的主要組成部分
7.1.5 圖像復(fù)原處理算法要解決的主要問題
7.2 圖像復(fù)原方法
7.2.1 常見的圖像復(fù)原方法
7.2.2 算法簡介
7.2.3 圖像復(fù)原算法的電路實(shí)現(xiàn)技術(shù)現(xiàn)狀
7.3 盲圖像復(fù)原系統(tǒng)整體設(shè)計(jì)
7.3.1 3×3方形窗結(jié)構(gòu)
7.3.2 中值濾波器模塊
7.3.3 冪運(yùn)算模塊
7.3.4 二維FFT模塊
7.4 盲圖像復(fù)原系統(tǒng)的FPGA實(shí)現(xiàn)
7.4.1 信號(hào)輸入／輸出系統(tǒng)
7.4.2 3×3方形窗模板的實(shí)現(xiàn)與仿真
7.4.3 中值濾波的實(shí)現(xiàn)
7.4.4 FPGA例化雙口RAM
7.5 仿真與驗(yàn)證
7.5.1 中值濾波分析
7.5.2 盲圖像復(fù)原處理
附錄
參考文獻(xiàn)