基于Quartus II的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（第2版）

第1章 FPGA設(shè)計(jì)基礎(chǔ)\t
1.1 數(shù)字集成電路的分類\t
1.2 標(biāo)準(zhǔn)邏輯器件\t
1.3 可編程邏輯器件\t
1.4 QuartusⅡ簡(jiǎn)介\t
1.5 VHDL程序簡(jiǎn)介\t
第2章 Quartus II的使用\t
2.1 原理圖設(shè)計(jì)\t
2.2 文本編輯\t
2.3 混合編輯（自底向上）\t
2.4 混合編輯（自頂向下）\t
2.5 Qsim仿真工具的詳細(xì)使用方法\t
第3章 門電路設(shè)計(jì)范例\t
3.1 與非門電路\t
3.2 或非門電路\t
3.3 異或門電路\t
3.4 三態(tài)門電路\t
3.5 單向總線緩沖器\t
3.6 雙向總線緩沖器\t
第4章 組合邏輯電路設(shè)計(jì)范例\t
4.1 編碼器\t
4.2 譯碼器\t
4.3 數(shù)據(jù)選擇器\t
4.4 數(shù)據(jù)分配器\t
4.5 數(shù)值比較器\t
4.6 加法器\t
4.7 減法器\t
第5章 觸發(fā)器設(shè)計(jì)范例\t
5.1 RS觸發(fā)器\t
5.2 JK觸發(fā)器\t
5.3 D觸發(fā)器\t
5.4 T觸發(fā)器\t
第6章 時(shí)序邏輯電路設(shè)計(jì)范例\t
6.1 同步計(jì)數(shù)器\t
6.2 異步計(jì)數(shù)器\t
6.3 減法計(jì)數(shù)器\t
6.4 可逆計(jì)數(shù)器\t
6.5 可變模計(jì)數(shù)器\t
6.6 寄存器\t
6.7 鎖存器\t
6.8 移位寄存器\t
6.9 順序脈沖發(fā)生器\t
6.10 序列信號(hào)發(fā)生器\t
6.11 分頻器\t
第7章 存儲(chǔ)器設(shè)計(jì)范例\t
7.1 只讀存儲(chǔ)器（ROM）\t
7.2 隨機(jī)存儲(chǔ)器（RAM）\t
7.3 堆棧\t
7.4 FIFO\t
第8章 數(shù)字系統(tǒng)設(shè)計(jì)范例\t
8.1 跑馬燈設(shè)計(jì)\t
8.2 8位數(shù)碼掃描顯示電路設(shè)計(jì)\t
8.3 4×4鍵盤掃描電路設(shè)計(jì)\t
8.4 數(shù)字頻率計(jì)\t
8.5 乒乓球游戲機(jī)\t
8.6 交通控制器\t
8.7 數(shù)字鐘\t
8.8 自動(dòng)售貨機(jī)\t
8.9 出租車計(jì)費(fèi)器\t
8.10 電梯控制器\t
第9章 可參數(shù)化宏模塊及IP核的使用\t
9.1 ROM、RAM、FIFO的使用\t
9.2 乘法器、鎖相環(huán)的使用\t
9.3 正弦信號(hào)發(fā)生器的設(shè)計(jì)\t
9.4 NCO IP核的使用\t
第10章 深入使用Quartus II開發(fā)軟件\t
10.1 使用ModelSim波形編輯器對(duì)VHDL設(shè)計(jì)進(jìn)行仿真
10.2 TimeQuest時(shí)序分析儀的用法\t
10.3 SignalTap II嵌入式邏輯分析儀的使用\t
10.4 VHDL硬件設(shè)計(jì)調(diào)試\t
10.5 在VHDL設(shè)計(jì)當(dāng)中使用庫(kù)模塊\t
第11章 基于FPGA的射頻熱療系統(tǒng)\t
11.1 腫瘤熱療的生物學(xué)與物理技術(shù)概論\t
11.2 溫度場(chǎng)特性的仿真\t
11.3 射頻熱療系統(tǒng)設(shè)計(jì)\t
11.4 系統(tǒng)硬件電路設(shè)計(jì)\t
11.5 軟件實(shí)現(xiàn)\t
11.6 溫度場(chǎng)測(cè)量與控制的實(shí)驗(yàn)\t
11.7 結(jié)論\t
第12章 基于FPGA的直流電動(dòng)機(jī)伺服系統(tǒng)\t
12.1 電動(dòng)機(jī)控制發(fā)展情況\t
12.2 系統(tǒng)控制原理\t
12.3 算法設(shè)計(jì)\t
12.4 系統(tǒng)硬件設(shè)計(jì)原理\t
12.5 系統(tǒng)軟件設(shè)計(jì)原理\t
12.6 系統(tǒng)調(diào)試及結(jié)果分析\t
12.7 結(jié)論\t
附錄A RC-EDA/SOPC實(shí)驗(yàn)平臺(tái)簡(jiǎn)介