Xilinx系列FPGA芯片IP核詳解

定　價(jià)：￥79.00

作　者：	劉東華著
出版社：	電子工業(yè)出版社
叢編項(xiàng)：	FPGA應(yīng)用技術(shù)叢書(shū)
標(biāo)　簽：	電子與通信基礎(chǔ)與理論

購(gòu)買這本書(shū)可以去

ISBN：	9787121214837	出版時(shí)間：	2013-09-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	544	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　IP核是可編程門陣列（FPGA）芯片開(kāi)發(fā)中常用的功能模塊，《FPGA應(yīng)用技術(shù)叢書(shū)：Xilinx系列FPGA芯片IP核詳解》以賽靈思（Xilinx）公司的Spartan系列和Virtex系列FPGA系列芯片為基礎(chǔ)，詳細(xì)介紹各類IP核的功能、特點(diǎn)、接口及性能，并給出在FPGA開(kāi)發(fā)過(guò)程中IP核的使用方法。《FPGA應(yīng)用技術(shù)叢書(shū)：Xilinx系列FPGA芯片IP核詳解》共分10章，首先介紹IP核的生成和使用方法，然后分類描述Xilinx提供的數(shù)學(xué)運(yùn)算、存儲(chǔ)器、數(shù)字信號(hào)處理（DSP）、信道糾錯(cuò)碼、網(wǎng)絡(luò)、標(biāo)準(zhǔn)總線IP核以及FPGA屬性和調(diào)試驗(yàn)證IP核?！禙PGA應(yīng)用技術(shù)叢書(shū)：Xilinx系列FPGA芯片IP核詳解》內(nèi)容豐富翔實(shí)，部分IP核給出了功能原理解釋和功能仿真結(jié)果，便于讀者更好地理解和應(yīng)用。

作者簡(jiǎn)介

　　劉東華，男，內(nèi)蒙古人，博士，副教授，2002年畢業(yè)于國(guó)防科技大學(xué)，獲信息與通信工程專業(yè)博士學(xué)位，2004年入中國(guó)科學(xué)院計(jì)算技術(shù)研究所計(jì)算機(jī)科學(xué)與技術(shù)博士后流動(dòng)站，2006年出站。曾參與完成科研項(xiàng)目十余項(xiàng)，發(fā)表相關(guān)學(xué)術(shù)論文二十余篇，主講本科生課程《信息論與編碼》、研究生課程《糾錯(cuò)編碼》和博士生選修課《高級(jí)編碼技術(shù)研討》，主要研究方向?yàn)樾畔⒄撆c信道編碼。

圖書(shū)目錄

第1章 Xilinx IP核的生成和使用
1.1 概述
1.2 IP核生成工具
1.2.1 概述
1.2.2 IP核生成工具接口
1.2.3 IP核生成工具的使用
1.2.4 定制和編輯IP核
1.3 基于ISE工程導(dǎo)航工具的IP核操作
1.3.1 創(chuàng)建工程
1.3.2 定制IP核
1.3.3 添加IP核
1.3.4 例化IP核
1.3.5 編輯IP核
1.3.6 仿真IP核
1.4 其他IP核操作
1.4.1 構(gòu)造向?qū)?br />1.4.2 網(wǎng)表IP
1.4.3 微處理器和外設(shè)IP
1.4.4 系統(tǒng)生成工具
第2章基本IP核
2.1 乘-加器
2.1.1 累加器
2.1.2 乘累加器
2.1.3 乘加器
2.2 二進(jìn)制計(jì)數(shù)器
2.3 基于RAM的移位寄存器
2.4 DSP48宏
第3章存儲(chǔ)器IP核
3.1 塊存儲(chǔ)器
3.2 分布式存儲(chǔ)器
3.3 FIFO生成器
第4章數(shù)學(xué)運(yùn)算IP核
4.1 加/減法器
4.2 乘法器
4.2.1 實(shí)數(shù)乘法器
4.2.2 復(fù)數(shù)乘法器
4.3 除法器
4.4 CORDIC
4.5 浮點(diǎn)數(shù)操作器
第5章數(shù)字信號(hào)處理IP核
5.1 DDS編譯器
5.2 FIR編譯器
5.3 CIC編譯器
5.4 DFT
5.5 FFT
5.6 DUC/DDC編譯器
第6章糾錯(cuò)碼IP核
6.1 RS碼編/譯碼器
6.1.1 RS碼編碼器
6.1.2 RS碼譯碼器
6.2 卷積碼編/譯碼器
6.2.1 卷積碼編碼器
6.2.2 Viterbi譯碼器
6.3 3GPP Turbo碼編/譯碼器
6.3.1 3GPP Turbo碼編碼器
6.3.2 3GPP Turbo碼譯碼器
6.4 3GPP2 Turbo碼編/譯碼器
6.4.1 3GPP2 Turbo碼編碼器
6.4.2 3GPP2 Turbo碼譯碼器
6.5 IEEE 802.16 CTC編譯碼器
6.5.1 IEEE 802.16 CTC編碼器
6.5.2 IEEE 802.16e CTC譯碼器
6.6 交織器/解交織器
6.7 IEEE P802.16 LDPC編碼器
6.8 DVB-S2 FEC編碼器
第7章網(wǎng)絡(luò)應(yīng)用IP核
7.1 以太網(wǎng)MAC
7.1.1 10 Gbps以太網(wǎng)MAC
7.1.2 TEMAC
7.2 PCS/PMA
7.2.1 10 Gbps以太網(wǎng)PCS/PMA
7.2.2 以太網(wǎng)1000BASE-X PCS/PMA或SGMII
7.3 以太網(wǎng)連接單元
7.3.1 XAUI
7.3.2 RXAUI
7.4 嵌入式三模式以太網(wǎng)MAC封裝包
7.4.1 Virtex-4嵌入式三模式以太網(wǎng)MAC封裝包
7.4.2 Virtex-5嵌入式三模式以太網(wǎng)MAC封裝包
7.4.3 Virtex-6嵌入式三模式以太網(wǎng)MAC封裝包
7.5 以太網(wǎng)統(tǒng)計(jì)
7.6 以太網(wǎng)AVB端點(diǎn)
第8章 FPGA屬性和設(shè)計(jì)IP核
8.1 時(shí)鐘向?qū)?br />8.2 GTX收發(fā)器
8.2.1 Virtex-6 FPGA GTX收發(fā)器向?qū)?br />8.2.2 Virtex-5 FPGA RocketIO GTX收發(fā)器向?qū)?br />8.3 SelectIO接口向?qū)?br />8.4 系統(tǒng)監(jiān)視器
第9章標(biāo)準(zhǔn)總線IP核
9.1 串行RapidIO
9.2 CAN
9.3 用于PCI接口的Initiator/Target
9.4 PCI Express核
9.4.1 用于Virtex-5和Virtex-4的PCI Express端點(diǎn)
9.4.2 用于Virtex-5的PCI Express端點(diǎn)塊增強(qiáng)（EBP）
9.4.3 用于Spartan-3/3A/3E的PCI Express端點(diǎn)PIPE
9.4.4 用于Spartan-6的PCI Express集成塊
9.4.5 用于Virtex-6的PCI Express集成塊
9.5 顯示端口
第10章調(diào)試驗(yàn)證IP核
10.1 ChipScope Pro
10.2 邏輯調(diào)試內(nèi)核
10.2.1 集成控制器（ICON）
10.2.2 集成邏輯分析（ILA）
10.2.3 虛擬I/O（VIO）
10.2.4 Agilent跟蹤（ATC2）
10.3 誤比特率測(cè)試（IBERT）
10.4 集成總線分析核（IBA）
10.4.1 PLB IBA
10.4.2 OPB IBA
參考文獻(xiàn)