那些年，我們拿下了FPGA

定　價：￥49.00

作　者：	蘇陽，蔣銀坪，邢培飛著
出版社：	北京航空航天大學出版社
叢編項：	博客藏經(jīng)閣叢書
標　簽：	計算機/網(wǎng)絡(luò) 硬件外部設(shè)備維修

購買這本書可以去

ISBN：	9787512412323	出版時間：	2013-10-01	包裝：	平裝
開本：	16開	頁數(shù)：	356	字數(shù)：

內(nèi)容簡介

　　本書著眼于目前發(fā)展火熱的FPGA技術(shù)，由淺入深地介紹了FPGA技術(shù)的學習過程和學習方法。首先，從應用場景到可用資源，從提出問題到拿出解決方案，多角度解讀FPGA其次，在描述數(shù)字系統(tǒng)設(shè)計方法的基礎(chǔ)上，以環(huán)環(huán)相扣的方式詳細介紹FPGA的開發(fā)流程；然后，結(jié)合開發(fā)工具，以獨有的章節(jié)穿插方式，圖文并茂地介紹Veril09語法的方方面面；最后，寄娛樂于學習，舉例說明FPGA在控制音樂及液晶顯示器方面的應用設(shè)計。作者結(jié)合自己的經(jīng)驗，在書中或以仿真舉例，或以截圖的形式，總結(jié)了許多在語法學習過程中需要注意的細節(jié)以及工具使用的技巧，希望能幫助讀者全面掌握FPGA知識。本書適合一切關(guān)注FPGA的人，特別是初學者，以及即將從事FPGA工作的人士。同時，本書對于已經(jīng)具有比較豐富的設(shè)計經(jīng)驗但又想全面梳理FPGA知識的讀者來說，也是一本很好的參考書。

作者簡介

暫缺《那些年，我們拿下了FPGA》作者簡介

圖書目錄

第1章從春天走來
1.1 撒下一把種子
1.2 繁蕪蘇醒
1.3 鶴立雞群
1.4 豐滿
第2章看透你的心
2.1 靈活，并不是善變——SRAM
2.1.1 動靜RAM之間
2.1.2 SRAM是如何構(gòu)成FPGA的
2.1.3 往細處講講查找表
2.1.4 關(guān)于LUT現(xiàn)狀的討論
2.1.5 靈活歸一碼，也有缺點
2.2 想回到過去，難也——反熔絲
2.2.1 何為熔絲，何為反熔絲
2.2.2 回不去，得從編程機理說起
2.2.3 以小見大——最小單元MUX
2.2.4 回不去的痛
2.3 靈魂，一塊住進去——FLASH
2.3.1 FLASH，靈魂的駐扎地
2.3.2 一小步一個大家族
2.3.3 挺好的了，只是時候未到
第3章走進生活，生生不息
3.1 你存在，眼睛的世界
3.1.1 概述
3.1.2 視頻編解碼
3.1.3 目標識別
3.1.4 圖像處理支持資源
3.2 你，使我們走近
3.2.1 有線通信
3.2.2 無線通信
3.2.3 通信領(lǐng)域支持資源
3.3 你，承載著“0”和“1”的世界
3.3.1 概述
3.3.2 數(shù)字處理系統(tǒng)模型
3.3.3 五花八門的方式
3.3.4 其實挺有優(yōu)勢
3.3.5 DSP支持資源
3.4 你，可以像大腦一樣思考
3.5 可以考慮這些解決方案
第4章像繪畫一樣設(shè)計系統(tǒng)
4.1 抽出系統(tǒng)設(shè)計模型
4.2 最美不過過程
第5章開發(fā)流程走一遍
5.1 設(shè)計輸入
5.2 綜合
5.3 布局布線
5.4 約束
5.5 開發(fā)仿真
5.6 靜態(tài)時序分析
5.7 在線調(diào)試
5.8 配置及固化
5.9 開發(fā)工具總結(jié)
第6章 Verilog HDL or VHDL？
6.1 Verilog HDL基本結(jié)構(gòu)
6.2 VHDL基本結(jié)構(gòu)
6.3 民主的Verilog
6.4 Verilog升級SystemVerilog
第7章拿下常量數(shù)據(jù)類型
7.1 我該如何表達整數(shù)
7.2 實數(shù)常量是幾許人物
7.3 字符串是怎么回事
第8章拿下變量數(shù)據(jù)類型
8.1 多變的變量
8.2 wire和reg才是精干
8.3 不要以為reg就是觸發(fā)器
8.4 memory其實也是reg
8.5 inout該怎么定義類型
第9章拿下運算符
9.1 林林總總的運算符
9.2 給它們排個序吧
9.3 賦值語句
第10章不再糾結(jié)if和case
10.1 if不同形態(tài)
10.2 case不同形態(tài)
10.3 if和case之間的轉(zhuǎn)換
10.4 if和case，誰更好
10.5 不完全的if和case
10.6 關(guān)于case的約束
第11章循環(huán)語句
11.1 只能仿真的循環(huán)
11.2 特立獨行的for
第12章塊語句以及過程塊
12.1 說說begin_end
12.2 說說fork_join
12.3 說說assign
12.4 說說always
第13章抽象級別的描述
13.1 不同抽象級別概述
13.2 結(jié)構(gòu)級描述
13.3 行為級描述
第14章層次化建設(shè)及模塊例化
14.1 層次化建模概念
14.2 模塊例化
14.3 四位脈動進位計數(shù)器
第15章建設(shè)測試磨坊
15.1 編寫Testbench目的
15.2 基本的Testbench結(jié)構(gòu)
15.3 產(chǎn)生激勵的一些描寫方式
15.4 關(guān)于測試的建議
第16章仿真工具基本使用
16.1 ModelSim簡介
16.2 ModelSim HDL仿真優(yōu)勢
16.3 ModelSim基本使用
16.4 高級命令方式仿真
16.5 ModelSim私藏技巧
第17章組合邏輯專題
17.1 組合邏輯描述方法
17.2 常用組合電路
第18章時序邏輯專題
18.1 時序邏輯描述方法
18.2 再來兩個例子
第19章函數(shù)與任務(wù)專題
19.1 task
19.2 function
19.3 task和function不混淆
19.4 系統(tǒng)任務(wù)與函數(shù)
第20章編譯預處理與可綜合性
20.1 編譯預處理概念
20.2 常用編譯預處理
20.3 不再煩惱可綜合性
第21章狀態(tài)機專題
21.1 狀態(tài)機的概念
21.2 狀態(tài)機的分類
21.3 狀態(tài)機實現(xiàn)步驟現(xiàn)場
21.4 不同狀態(tài)機描述方式
21.5 safe狀態(tài)機
第22章開發(fā)工具秘籍
22.1 QuartusII簡介
22.2 工程實例介紹
22.3 準備
22.4 新建工程
22.5 設(shè)計輸入
22.6 分析綜合
22.7 布局布線
22.8 下載與固化
22.9 總結(jié)
第23章聯(lián)合仿真和調(diào)試
23.1 ModelSim與Quartus II聯(lián)合使用
23.2 在線調(diào)試與SignalTap II的使用
第24章 IP核，拿來主義
24.1 IP核的概念
24.2 RAM核使用
24.3 FIFO使用
24.4 PLL核使用
第25章用FPGA來搞搞音樂
25.1 演奏原理
25.2 音調(diào)的控制
25.3 音長的控制
25.4 《天空之城》
第26章 You Got It！
26.1 顯示設(shè)備H1602B
26.2 顯示實現(xiàn)
參考文獻