微型計(jì)算機(jī)接口技術(shù)與匯編語言

第1章 概論
1.1 微型計(jì)算機(jī)系統(tǒng)及發(fā)展簡介
1.1.1 微型計(jì)算機(jī)系統(tǒng)
1.1.2 微型計(jì)算機(jī)發(fā)展簡介
1.2 微型計(jì)算機(jī)是怎樣工作的
1.2.1 進(jìn)行控制與數(shù)據(jù)加工處理的微處理器
1.2.2 完成數(shù)據(jù)記憶存儲的存儲器
1.2.3 實(shí)現(xiàn)數(shù)據(jù)輸入輸出的I/O設(shè)備與接口
1.2.4 提供數(shù)據(jù)通路的總線
1.3 匯編語言在微機(jī)系統(tǒng)中的作用
1.3.1 為什么要講匯編語言
1.3.2 講匯編語言的哪些內(nèi)容
1.4 微型計(jì)算機(jī)接口技術(shù)的概念
1.4.1 微機(jī)接口技術(shù)的作用與基本任務(wù)
1.4.2 微機(jī)接口技術(shù)的層次與內(nèi)容
1.4.3 微機(jī)接口技術(shù)的基本概念
1.4.4 微機(jī)接口技術(shù)的發(fā)展概況
1.4.5 分析微機(jī)硬件的軟件模型方法
1.4.6 本書內(nèi)容安排
習(xí)題
模塊1 微機(jī)系統(tǒng)的基本組成及工作原理
第2章以16位微型計(jì)算機(jī)為實(shí)例介紹微機(jī)系統(tǒng)的微處理器、存儲器、I/O設(shè)備及總線，借以說明微機(jī)工作的基本原理，作為微機(jī)組成的硬件基礎(chǔ)知識，為學(xué)習(xí)后面章節(jié)的接口技術(shù)和匯編語言作準(zhǔn)備，而并非是為了專門講解16位微機(jī)。因此，從內(nèi)容的取材，編寫的方法都與其他同類教材有所不同。若想了解更加先進(jìn)、更加復(fù)雜的新型微機(jī)可參考有關(guān)教材或文獻(xiàn)。
第2章 微型計(jì)算機(jī)系統(tǒng)的組成及工作原理
2.1 微型計(jì)算機(jī)系統(tǒng)
2.1.1 微機(jī)系統(tǒng)的硬件組成
2.1.2 微機(jī)系統(tǒng)的軟件配置
2.1.3 微機(jī)系統(tǒng)中的信息流與信息鏈
2.2 微處理器
2.2.1 微處理器的作用
2.2.2 微處理器組成的基本部件及工作原理
2.2.3 微處理器的功能結(jié)構(gòu)
2.2.4 微處理器的外部特性
2.2.5 微處理器的編程模型
2.2.6 微處理器的指令集
2.2.7 微處理器工作模式
2.2.8 現(xiàn)代微處理器的新技術(shù)
2.3 存儲器
2.3.1 存儲器的作用
2.3.2 存儲器的類型與層次
2.3.3 存儲器地址空間和數(shù)據(jù)組織
2.3.4 存儲器的管理機(jī)制-分段技術(shù)與尋址方案
2.3.5 存儲器邏輯地址和物理地址的形成
2.3.6 堆棧
2.3.7 現(xiàn)代微機(jī)系統(tǒng)存儲器的新特點(diǎn)
2.4 I/O設(shè)備與I/O設(shè)備接口
2.4.1 I/O設(shè)備及其接口的作用
2.4.2 I/O設(shè)備的類型及設(shè)備的邏輯概念
2.4.3 I/O設(shè)備所涉及的技術(shù)
2.4.4 現(xiàn)代微機(jī)接口技術(shù)的新概念
2.5 總線
2.5.1 總線的作用
2.5.2 總線的組成
2.5.3 總線的性能參數(shù)
2.5.4 總線傳輸操作過程
2.5.5 總線標(biāo)準(zhǔn)及總線插槽
2.5.6 ISA總線的定義與應(yīng)用
2.5.7 現(xiàn)代微機(jī)總線技術(shù)的新特點(diǎn)
2.5.8 現(xiàn)代微機(jī)層次化總線結(jié)構(gòu)對接口技術(shù)的影響
習(xí)題
模塊2 匯編語言與程序設(shè)計(jì)
接下來的第3、4、5章介紹匯編語言指令集、尋址方式及程序設(shè)計(jì)的相關(guān)知識。匯編作為I/O設(shè)備接口設(shè)計(jì)的軟件基礎(chǔ)知識，將在后面各章設(shè)備接口的設(shè)計(jì)中與硬件結(jié)合，加以應(yīng)用。
本書強(qiáng)調(diào)匯編語言與底層硬件的聯(lián)系及應(yīng)用，而不是系統(tǒng)地闡述與講解匯編語言，若需要全面系統(tǒng)了解匯編語言的讀者可參考文獻(xiàn)[5][6]。
第3章 匯編語言尋址方式和指令集
3.1 匯編語言、匯編語言源程序和匯編程序
3.2 指令一般格式
3.3 尋址方式
3.3.1 立即尋址方式
3.3.2 寄存器尋址方式
3.3.3 直接尋址方式
3.3.4 寄存器間接尋址方式
3.3.5 寄存器相對尋址方式
3.3.6 基址+變址尋址方式
3.3.7 相對基址+變址尋址方式
3.3.8 I/O端口尋址方式與端口操作數(shù)
3.4 指令集
3.4.1 80X86指令系統(tǒng)
3.4.2 數(shù)據(jù)傳送類指令
3.4.3 算術(shù)運(yùn)算指令
3.4.4 位操作指令
3.4.5 串操作指令
3.4.6 中斷調(diào)用與返回指令
3.4.7 處理器控制指令
3.4.8 轉(zhuǎn)移指令、循環(huán)指令和子程序調(diào)用指令
習(xí)題
第4章 偽指令與語句格式
4.1 偽指令
4.1.1 處理器選擇偽指令
4.1.2 數(shù)據(jù)定義偽指令
4.1.3 符號定義偽指令
4.1.4 段定義偽指令
4.1.5 源程序結(jié)束偽指令
4.1.6 過程定義偽指令
4.1.7 數(shù)制表示偽指令
4.1.8 設(shè)置匯編地址計(jì)數(shù)器偽指令
4.2 匯編語言語句格式
4.2.1 語句的格式
4.2.2 語句名字
4.2.3 語句操作碼
4.2.4 語句操作數(shù)
4.2.5 語句注釋
4.3 常用的DOS系統(tǒng)功能調(diào)用
4.3.1 DOS系統(tǒng)功能的調(diào)用方法
4.3.2 DOS系統(tǒng)功能調(diào)用舉例
習(xí)題
第5章 匯編語言程序設(shè)計(jì)
5.1 匯編語言源程序結(jié)構(gòu)
5.1.1 完整段定義結(jié)構(gòu)
5.1.2 程序段前綴結(jié)構(gòu)（標(biāo)準(zhǔn)序）
5.1.3 COM文件結(jié)構(gòu)
5.1.4 簡化段定義結(jié)構(gòu)
5.2 匯編語言源程序設(shè)計(jì)步驟與程序流程圖
5.2.1 匯編語言源程序設(shè)計(jì)的基本步驟
5.2.2 程序流程圖
5.3 匯編語言源程序設(shè)計(jì)的基本方法
5.3.1 順序程序設(shè)計(jì)
5.3.2 分支程序設(shè)計(jì)
5.3.3 循環(huán)程序設(shè)計(jì)
5.3.4 子程序設(shè)計(jì)與調(diào)用
5.4 匯編語言程序開發(fā)與運(yùn)行環(huán)境
5.4.1 在DOS環(huán)境下開發(fā)與運(yùn)行匯編語言程序的工具軟件
5.4.2 在DOS環(huán)境下開發(fā)匯編語言程序的流程
5.4.3 用EDIT建立ASM文件
5.4.4 用MASM生成OBJ文件和用LINK生成EXE文件
5.4.5 調(diào)試程序的使用
5.4.6 在Windows環(huán)境下DOS程序的開發(fā)與運(yùn)行
習(xí)題
模塊3 微機(jī)接口設(shè)計(jì)的支持技術(shù)
微處理器在與外部設(shè)備打交道時(shí)，需要其他電路的支持與配合，如采用中斷控制器、DMA控制器協(xié)助管理I/O信息的傳輸，利用定時(shí)器處理外部設(shè)備的定時(shí)與計(jì)數(shù)以及使用I/O端口地址譯碼電路來選擇與之交換信息的外部設(shè)備等。這些電路（芯片）都可獨(dú)立于微處理器進(jìn)行操作，作為CPU訪問與控制I/O設(shè)備不可缺少的支持，顯然它們與接口設(shè)計(jì)密切相關(guān)，而且是各類接口的共用技術(shù)。這些為接口設(shè)計(jì)的支持技術(shù)將分別在第6、7、8章進(jìn)行討論。
第6章 I/O端口地址譯碼技術(shù)
6.1 I/O地址空間
6.2 I/O端口
6.2.1 I/O端口
6.2.2 I/O端口共用技術(shù)
6.2.3 I/O端口地址編址方式
6.2.4 獨(dú)立編址方式的I/O端口訪問
6.3 I/O端口地址分配及選用的原則
6.3.1 早期微機(jī)I/O地址的分配
6.3.2 現(xiàn)代微機(jī)I/O地址的分配
6.3.3 I/O端口地址選用的原則
6.4 I/O端口地址譯碼
6.4.1 I/O地址譯碼的方法
6.4.2 I/O地址譯碼電路的輸入與輸出信號線
6.5 I/O端口地址譯碼電路設(shè)計(jì)
6.5.1 設(shè)計(jì)I/O端口地址譯碼電路應(yīng)注意的問題
6.5.2 I/O地址譯碼電路設(shè)計(jì)舉例
習(xí)題
第7章 定時(shí)/計(jì)數(shù)技術(shù)
7.1 定時(shí)與計(jì)數(shù)
7.2 微機(jī)系統(tǒng)中的定時(shí)系統(tǒng)
7.3 外部定時(shí)方法及硬件定時(shí)器
7.3.1 定時(shí)方法
7.3.2 定時(shí)器
7.4 可編程定時(shí)/計(jì)數(shù)器82C54A
7.4.1 82C54A的外部特性和內(nèi)部寄存器
7.4.2 82C54A的編程模型
7.4.3 82C54A的工作方式
7.4.4 82C54A的計(jì)數(shù)初值計(jì)算及裝入
7.4.5 82C54A的初始化
7.5 定時(shí)/計(jì)數(shù)器的應(yīng)用
7.5.1 用戶擴(kuò)展的定時(shí)/計(jì)數(shù)器應(yīng)用
7.5.2 系統(tǒng)配置的定時(shí)/計(jì)數(shù)器應(yīng)用
習(xí)題
第8章 中斷技術(shù)
8.1 中斷
8.2 中斷的類型
8.2.1 硬中斷
8.2.2 軟中斷
8.3 中斷號
8.3.1 中斷號與中斷號的獲取
8.3.2 中斷響應(yīng)周期
8.3.3 中斷號的分配
8.4 中斷觸發(fā)方式與中斷排隊(duì)方式
8.4.1 中斷觸發(fā)方式
8.4.2 中斷排隊(duì)方式
8.5 中斷向量與中斷向量表
8.5.1 中斷向量與中斷向量表
8.5.2 中斷向量表的填寫
8.6 中斷處理過程
8.6.1 可屏蔽中斷的處理過程
8.6.2 不可屏蔽中斷和軟中斷的處理過程
8.7 中斷控制器
8.7.1 82C59A外部特性和內(nèi)部寄存器
8.7.2 82C59A的端口地址
8.7.3 82C59A的工作方式
8.7.4 82C59A的編程模型
8.7.5 82C59A對CPU中斷處理的支持作用
8.8 系統(tǒng)配置的可屏蔽中斷體系
8.8.1 可屏蔽中斷體系的組成
8.8.2 可屏蔽中斷體系的初始化
8.9 用戶對系統(tǒng)中斷資源的應(yīng)用
8.9.1 修改中斷向量
8.9.2 編寫中斷服務(wù)程序
8.10 中斷服務(wù)程序設(shè)計(jì)
8.10.1 主片82C59A的中斷服務(wù)程序設(shè)計(jì)
8.10.2 從片82C59A的中斷服務(wù)程序設(shè)計(jì)
習(xí)題
第9章 DMA技術(shù)
9.1 DMA傳輸
9.1.1 DMA傳輸?shù)奶攸c(diǎn)
9.1.2 DMA傳輸?shù)倪^程
9.2 DMA操作
9.2.1 DMA操作類型
9.2.2 DMA操作方式
9.3 DMA控制器與CPU之間的總線控制權(quán)轉(zhuǎn)移
9.3.1 DMA控制器的兩種工作狀態(tài)
9.3.2 DMA控制器與CPU之間的總線控制權(quán)轉(zhuǎn)移
9.4 DMA控制器82C37A
9.4.1 82C37A的外部特性
9.4.2 82C37A的編程模型
9.4.3 82C37A的工作時(shí)序
9.5 系統(tǒng)配置的DMA體系
9.5.1 DMA體系的組成
9.5.2 DMA體系的初始化
9.6 用戶對系統(tǒng)DMA資源的使用
9.6.1 DMA傳輸參數(shù)設(shè)置的內(nèi)容
9.6.2 DMA傳輸參數(shù)設(shè)置的程序
習(xí)題
模塊4 微機(jī)接口技術(shù)的基本內(nèi)容
第10～13章討論設(shè)備接口。按照接口技術(shù)分層次的概念，設(shè)備接口是接口技術(shù)的上層，作為微機(jī)接口技術(shù)的基本內(nèi)容，它們是各種類型微機(jī)包括單片機(jī)都應(yīng)具有的。讀者應(yīng)該熟悉與掌握，重點(diǎn)進(jìn)行學(xué)習(xí)。將在下面展開討論的是一些使用十分普遍的，并且是需要用戶自己動(dòng)手設(shè)計(jì)的慢速常規(guī)設(shè)備接口，也正是用戶進(jìn)行二次開發(fā)的主要層面，而那些結(jié)構(gòu)復(fù)雜的高端設(shè)備，已由專門廠商做好，隨主機(jī)統(tǒng)一配置，很少由用戶重新去設(shè)計(jì)，故未進(jìn)行介紹。
第10章 并行接口
10.1 并行接口的特點(diǎn)
10.2 組成并行接口電路的元器件
10.3 可編程并行接口芯片82C55A
10.3.1 82C55A的外部特性和內(nèi)部寄存器
10.3.2 82C55A的工作方式
10.3.3 82C55A的編程模型
10.4 82C55A在微機(jī)系統(tǒng)中的應(yīng)用
10.5 82C55A的0方式及其應(yīng)用舉例
10.6 82C55A的1方式及其應(yīng)用舉例
10.6.1 1方式下聯(lián)絡(luò)信號線的設(shè)置
10.6.2 1方式的工作時(shí)序
10.6.3 1方式的狀態(tài)字
10.6.4 1方式的并行接口設(shè)計(jì)
10.7 82C55A的2方式及其應(yīng)用舉例
10.7.1 2方式下聯(lián)絡(luò)信號的設(shè)置及時(shí)序
10.7.2 2方式的狀態(tài)字
10.7.3 2方式的雙向并行接口設(shè)計(jì)
習(xí)題
第11章 串行通信接口
11.1 串行通信的基本概念
11.1.1 串行通信的基本特點(diǎn)
11.1.2 串行通信傳輸?shù)墓ぷ鞣绞剑ㄖ剖剑?br />11.1.3 串行通信中的差錯(cuò)檢測
11.1.4 串行通信的同步方式
11.1.5 串行通信中的調(diào)制與解調(diào)
11.2 串行通信中的傳輸速率控制
11.2.1 數(shù)據(jù)傳輸速率控制的實(shí)現(xiàn)方法
11.2.2 波特率與發(fā)送/接收時(shí)鐘
11.2.3 波特率時(shí)鐘發(fā)生器設(shè)計(jì)
11.3 串行通信中的數(shù)據(jù)格式
11.3.1 起止式異步通信數(shù)據(jù)格式
11.3.2 面向字符的同步通信數(shù)據(jù)格式
11.4 串行通信接口標(biāo)準(zhǔn)
11.4.1 EIA-RS-232C接口標(biāo)準(zhǔn)
11.4.2 RS-485接口標(biāo)準(zhǔn)
11.4.3 RS-232C與RS-485的轉(zhuǎn)換
11.5 串行通信接口電路
11.5.1 串行通信接口的基本任務(wù)
11.5.2 串行通信接口電路的組成
11.6 用戶擴(kuò)展的串行通信接口
11.6.1 8251A的外部特性
11.6.2 8251A的編程模型
11.6.3 8251A的初始化
11.6.4 基于8251A的串行通信接口設(shè)計(jì)
11.7 系統(tǒng)配置的串行通信接口
11.7.1 16550的外部引腳特性
11.7.2 16550的編程模型
11.7.3 16550的初始化
11.7.4 基于16550的串行通信接口設(shè)計(jì)
習(xí)題
第12章 A/D D/A轉(zhuǎn)換器接口
12.1 模擬量接口
12.2 A/D轉(zhuǎn)換器
12.2.1 A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
12.2.2 A/D轉(zhuǎn)換器的外部特性
12.3 A/D轉(zhuǎn)換器接口設(shè)計(jì)的任務(wù)與方法
12.3.1 A/D轉(zhuǎn)換器與CPU的連接
12.3.2 A/D轉(zhuǎn)換器與CPU之間的數(shù)據(jù)交換方式
12.3.3 A/D轉(zhuǎn)換器的數(shù)據(jù)在線處理
12.4 A/D轉(zhuǎn)換器接口設(shè)計(jì)
12.4.1 A/D轉(zhuǎn)換器接口設(shè)計(jì)需考慮的問題
12.4.2 A/D轉(zhuǎn)換器接口設(shè)計(jì)
12.5 D/A轉(zhuǎn)換器
12.5.1 D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)
12.5.2 D/A轉(zhuǎn)換器的外部特性
12.6 D/A轉(zhuǎn)換器接口設(shè)計(jì)的任務(wù)與方法
12.6.1 D/A轉(zhuǎn)換器與CPU的連接
12.6.2 D/A轉(zhuǎn)換器與CPU之間的數(shù)據(jù)交換方式
12.6.3 D/A轉(zhuǎn)換器接口設(shè)計(jì)需考慮的問題
12.7 D/A轉(zhuǎn)換器接口設(shè)計(jì)
習(xí)題
第13章 基本人機(jī)交互設(shè)備接口
13.1 鍵盤接口
13.1.1 鍵盤的類型
13.1.2 鍵盤的結(jié)構(gòu)與工作原理
13.1.3 鍵盤接口設(shè)計(jì)
13.2 LED數(shù)碼顯示器接口
13.2.1 LED顯示器的結(jié)構(gòu)與工作原理
13.2.2 LED顯示器的字形碼
13.2.3 LED顯示器的顯示方式
13.3 可編程鍵盤/LED接口芯片82C79A
13.3.1 82C79A的外部特性
13.3.2 82C79A的內(nèi)部寄存器
13.3.3 82C79A的編程模型
13.3.4 鍵盤/數(shù)碼顯示器接口設(shè)計(jì)
13.4 打印機(jī)接口
13.4.1 并行打印機(jī)接口標(biāo)準(zhǔn)
13.4.2 并行打印機(jī)接口設(shè)計(jì)
習(xí)題
模塊5 微機(jī)接口技術(shù)的新內(nèi)容
本模塊包括PCI總線接口、USB通用串行總線的內(nèi)容，它們是從32位微機(jī)開始才有的現(xiàn)代微機(jī)接口技術(shù)新內(nèi)容，讀者要用全新的觀念來認(rèn)識，學(xué)會采用不同于前面設(shè)備接口的方法來處理這些總線接口?？偩€接口和設(shè)備驅(qū)動(dòng)程序在用戶應(yīng)用程序中不可見，故叫做接口技術(shù)的下層，是接口技術(shù)更深層次的技術(shù)，因此學(xué)習(xí)起來會困難一些。
第14章 PCI總線接口
14.1 PCI總線及其特點(diǎn)
14.2 PCI總線的信號定義
14.3 PCI總線的數(shù)據(jù)傳輸
14.3.1 PCI總線數(shù)據(jù)傳輸協(xié)議
14.3.2 PCI總線數(shù)據(jù)傳輸過程
14.4 PCI總線的三種地址空間
14.5 PCI總線命令
14.6 PCI設(shè)備
14.7 PCI設(shè)備配置空間
14.7.1 配置空間的作用
14.7.2 配置空間的格式
14.7.3 配置空間的功能
14.7.4 配置空間的映射關(guān)系
14.7.5 配置空間的初始化過程
14.8 PCI配置空間的訪問
14.8.1 配置空間的訪問特點(diǎn)
14.8.2 配置空間的訪問方法
14.8.3 查找PCI設(shè)備（卡）舉例
14.8.4 訪問配置寄存器舉例
14.8.5 實(shí)時(shí)讀取的配置空間現(xiàn)場信息
14.9 PCI接口卡的設(shè)計(jì)
14.9.1 PCI接口卡設(shè)計(jì)方案
14.9.2 PCI接口芯片PLX
14.9.3 PCI接口卡設(shè)計(jì)要求
14.9.4 PCI接口卡電路設(shè)計(jì)
14.9.5 PCI接口卡配置空間初始化
14.9.6 PCI接口卡應(yīng)用程序設(shè)計(jì)
14.10 PCI中斷
14.10.1 PCI中斷的特點(diǎn)
14.10.2 PCI中斷共享
14.10.3 PCI中斷響應(yīng)周期
14.10.4 PCI設(shè)備的中斷申請及用于中斷處理的寄存器 375
14.10.5 PCI中斷程序舉例
14.11 PCI DMA傳輸
14.11.1 PCI DMA傳輸?shù)奶攸c(diǎn)
14.11.2 PCI DMA控制器
習(xí)題
第15章 USB通用串行總線
15.1 通用串行總線概述
15.1.1 USB的發(fā)展過程
15.1.2 USB的設(shè)計(jì)目標(biāo)及特點(diǎn)
15.1.3 USB物理接口與電氣特性
15.1.4 USB信號定義
15.1.5 USB數(shù)據(jù)編碼與解碼
15.2 USB系統(tǒng)組成和拓?fù)浣Y(jié)構(gòu)
15.2.1 USB系統(tǒng)組成
15.2.2 USB系統(tǒng)拓?fù)浣Y(jié)構(gòu)
15.3 通用串行總線的通信模型與數(shù)據(jù)流模型
15.3.1 通信模型
15.3.2 數(shù)據(jù)流模型
15.4 USB傳輸類型
15.4.1 控制（Control）傳輸
15.4.2 批（Bulk）傳輸
15.4.3 中斷（Interrupt）傳輸
15.4.4 等時(shí)（Isochronous）傳輸
15.5 USB交換包格式
15.5.1 標(biāo)志（Token）包
15.5.2 數(shù)據(jù)（Data）包
15.5.3 握手（Handshake）包
15.5.4 預(yù)告包
15.6 USB設(shè)備狀態(tài)和總線枚舉
15.6.1 插入
15.6.2 上電
15.6.3 默認(rèn)
15.6.4 地址
15.6.5 配置
15.6.6 掛起
15.7 USB設(shè)備設(shè)計(jì)
15.8 USB總線接口芯片PDIUSBD
15.8.1 PDIUSBD12外部特性及內(nèi)部結(jié)構(gòu)
15.8.2 PDIUSBD12命令字
15.8.3 PDIUSBD12的典型連接方式
習(xí)題
參考文獻(xiàn)