微機原理及應(yīng)用

第1章 數(shù)字電路基礎(chǔ)與計算機運算基礎(chǔ) 1
1.1 邏輯代數(shù)的基本運算和邏輯門電路 1
1.1.1 邏輯代數(shù)的基本運算規(guī)則和基本公式 1
1.1.2 門電路 1
1.1.3 邏輯運算 4
1.1.4 加法電路 5
1.2 基本邏輯部件 6
1.2.1 觸發(fā)器 6
1.2.2 寄存器 8
1.2.3 移位寄存器 9
1.2.4 計數(shù)器 9
1.2.5 三態(tài)輸出門與緩沖器 11
1.2.6 二進制譯碼器 11
1.3 計算機運算基礎(chǔ) 12
1.3.1 數(shù)的定點表示法和32位浮點數(shù)標準格式 12
1.3.2 原碼、反碼與補碼 13
1.3.3 二-十進制碼與ASCII碼 16
思考題與習題 19
第2章 微型計算機系統(tǒng)概述 20
2.1 微型計算機系統(tǒng)組成 20
2.1.1 微機的基本結(jié)構(gòu) 20
2.1.2 16位微機結(jié)構(gòu) 22
2.1.3 32位微機結(jié)構(gòu) 23
2.1.4 微型計算機的主板 25
2.1.5 微型計算機的軟件組成 29
2.1.6 微型計算機系統(tǒng) 31
2.2 微型計算機系統(tǒng)的主要性能指標 32
思考題與習題 32
第3章 微處理器 34
3.1 微處理器的基本功能和基本組成 34
3.1.1 微處理器的基本功能 34
3.1.2 微處理器的基本組成 34
3.2 微處理器內(nèi)部的寄存器 36
3.2.1 8086 CPU內(nèi)部的寄存器 36
3.2.2 80386 CPU內(nèi)部的寄存器 41
3.3 微處理器對存儲器的管理 44
3.3.1 IA-32處理器的工作模式 44
3.3.2 實模式存儲器地址空間的劃分 45
3.3.3 實模式存儲器的分段管理 45
3.3.4 實模式存儲器的尋址 46
3.4 8086系統(tǒng)中的存儲器組織 48
3.5 32位微處理器 49
3.5.1 80386 CPU的功能結(jié)構(gòu) 49
3.5.2 Pentium微處理器的功能結(jié)構(gòu) 51
3.5.3 Pentium微處理器的引腳信號 53
3.5.4 Pentium微處理器的總線周期 57
3.6 超標量流水線技術(shù) 61
3.6.1 U、V流水線的基本原理 61
3.6.2 “按序發(fā)送”與“按序完成”的調(diào)度策略 62
3.7 多核處理器 63
3.7.1 多核處理器發(fā)展概況 64
3.7.2 多核處理器結(jié)構(gòu) 65
思考題與習題 67
第4章 指令系統(tǒng)與匯編語言程序設(shè)計 69
4.1 8086 CPU的尋址方式 69
4.1.1 指令一般格式 69
4.1.2 8086 CPU尋址方式 70
4.2 16位微處理器指令系統(tǒng) 73
4.2.1 數(shù)據(jù)傳送指令 74
4.2.2 算術(shù)運算指令 79
4.2.3 邏輯運算指令 84
4.2.4 移位指令 86
4.2.5 串操作指令 90
4.2.6 控制轉(zhuǎn)移指令 95
4.2.7 子程序調(diào)用和返回指令 99
4.2.8 中斷調(diào)用指令 102
4.2.9 符號擴展指令 105
4.2.10 處理機控制指令 105
4.3 匯編語言程序設(shè)計 107
4.3.1 機器語言與匯編語言 107
4.3.2 匯編語言中的常量、變量和標號 108
4.3.3 16位完整段匯編語言程序設(shè)計 112
4.3.4 32位尋址方式 115
4.3.5 32位微處理器擴充與新增指令 119
4.3.6 簡化段匯編語言程序設(shè)計 123
思考題與習題 128
第5章 存儲器技術(shù) 132
5.1 微型計算機存儲器概述 132
5.1.1 微型計算機中存儲器的類型 132
5.1.2 半導(dǎo)體存儲器芯片的主要性能指標 133
5.2 半導(dǎo)體存儲器芯片的結(jié)構(gòu)與原理 134
5.2.1 存儲器芯片中地址譯碼的兩種方式 134
5.2.2 靜態(tài)隨機存取存儲器 138
5.2.3 只讀存儲器 139
5.2.4 可在線讀/寫的非易失性存儲器 140
5.2.5 動態(tài)隨機存取存儲器（DRAM） 142
5.3 微型計算機中內(nèi)部存儲器的組織 145
5.3.1 8位和16位微機的內(nèi)存組織 145
5.3.2 32位微機的內(nèi)存組織 149
5.4 高速緩沖存儲器 151
5.4.1 高速緩沖存儲器（Cache）的基本原理 151
5.4.2 Cache組織方式 152
5.4.3 Cache控制器82385 157
5.4.4 雙核處理器的Cache 158
5.5 外部存儲器 159
5.5.1 硬盤存儲器 159
5.5.2 光盤存儲器 161
5.6 虛擬存儲機制和段、頁兩級管理 164
5.6.1 虛擬存儲器機制 164
5.6.2 段和頁兩級管理 165
思考題與習題 168
第6章 輸入/輸出接口技術(shù)及中斷 169
6.1 并行與串行輸入/輸出接口 169
6.1.1 常用的鎖存器和緩沖器 169
6.1.2 基本的輸入/輸出接口電路 170
6.1.3 輸入/輸出接口電路的基本功能 171
6.2 I/O端口技術(shù) 173
6.2.1 80x86 輸入/輸出端口的獨立編址方式 173
6.2.2 輸入/輸出指令 173
6.2.3 輸入/輸出端口地址的分配 174
6.2.4 16位機輸入/輸出端口地址的譯碼電路 176
6.2.5 32位機輸入/輸出端口地址的譯碼電路 176
6.2.6 輸入/輸出保護 177
6.3 輸入/輸出傳送數(shù)據(jù)的幾種方式 178
6.3.1 程序控制的輸入/輸出方式 178
6.3.2 直接存儲器存取方式（DMA） 181
6.3.3 中斷方式輸入/輸出 183
6.4 可編程中斷控制器82C59A 184
6.4.1 82C59A的內(nèi)部結(jié)構(gòu) 184
6.4.2 82C59A的引腳 185
6.4.3 82C59A的工作原理 187
6.4.4 82C59A的命令字及編程 189
6.4.5 82C59A在微機系統(tǒng)中的應(yīng)用 194
6.5 實模式的中斷技術(shù) 196
6.5.1 中斷及中斷系統(tǒng) 196
6.5.2 可屏蔽中斷的中斷響應(yīng)與中斷處理 197
6.5.3 實模式的中斷系統(tǒng) 199
6.6 保護模式的中斷技術(shù) 204
思考題與習題 208
第7章 微機的并行接口技術(shù)及應(yīng)用 210
7.1 可編程并行接口芯片8255A 210
7.1.1 8255A的內(nèi)部結(jié)構(gòu) 210
7.1.2 8255A引腳信號及其功能 211
7.1.3 8255A的兩個控制字及編程 212
7.1.4 8255A的三種工作方式及應(yīng)用 214
7.2 微機的并行打印機接口 223
7.2.1 Centronics并行打印機接口 223
7.2.2 并行打印機接口內(nèi)部的寄存器 225
7.2.3 打印機接口編程 227
7.2.4 打印機的性能指標 228
思考題與習題 228
第8章 定時/計數(shù)技術(shù) 230
8.1 82C54的結(jié)構(gòu)和外部引腳 230
8.1.1 82C54的功能 230
8.1.2 82C54的內(nèi)部結(jié)構(gòu) 230
8.1.3 82C54的外部引腳 233
8.2 82C54的控制字 234
8.2.1 82C54的方式控制字 234
8.2.2 82C54的鎖存命令字 235
8.3 82C54的工作方式及應(yīng)用 237
8.3.1 6種工作方式 237
8.3.2 82C54應(yīng)用舉例 240
8.4 定時器/計數(shù)器8253 243
8.4.1 82C54與8253的比較 243
8.4.2 8253-5的應(yīng)用舉例 244
思考題與習題 245
第9章 串行通信接口技術(shù) 247
9.1 串行通信基礎(chǔ) 247
9.2 可編程異步通信接口芯片8250 249
9.2.1 8250的基本功能、內(nèi)部結(jié)構(gòu)和引腳功能 250
9.2.2 8250編程 255
9.3 EIA RS-232-C串行通信接口及應(yīng)用 261
9.4 通用串行總線USB 263
9.4.1 USB總線的特點 263
9.4.2 USB物理接口及USB的信號 264
9.4.3 USB主控器/根集線器、集線器及連接 266
9.5 鍵盤接口技術(shù) 268
9.5.1 鍵盤的構(gòu)成與分類 269
9.5.2 鍵盤的接口電路 271
9.5.3 鍵盤中斷處理程序 274
9.6 鼠標接口技術(shù) 276
9.6.1 鼠標接口 276
9.6.2 鼠標驅(qū)動程序及其功能調(diào)用 278
思考題與習題 279
第10章 模/數(shù)和數(shù)/模轉(zhuǎn)換技術(shù) 281
10.1 模擬量輸入與輸出通道的組成 281
10.1.1 模擬量輸入通道的組成 281
10.1.2 模擬量輸出通道的組成 284
10.2 數(shù)/模（D/A）轉(zhuǎn)換器 284
10.2.1 D/A轉(zhuǎn)換器的基本結(jié)構(gòu) 284
10.2.2 D/A轉(zhuǎn)換器的主要技術(shù)指標 286
10.2.3 D/A轉(zhuǎn)換芯片DAC0832 286
10.2.4 D/A轉(zhuǎn)換芯片DAC1210 289
10.3 模/數(shù)（A/D）轉(zhuǎn)換器 292
10.3.1 A/D轉(zhuǎn)換器的工作原理 292
10.3.2 A/D轉(zhuǎn)換器的主要技術(shù)指標 293
10.3.3 A/D轉(zhuǎn)換芯片ADC0809 294
10.3.4 A/D轉(zhuǎn)換芯片AD574 298
思考題與習題 302

第11章 總線技術(shù) 303
11.1 總線的概念 303
11.1.1 總線標準的5個特性 303
11.1.2 總線分類 304
11.1.3 總線傳輸操作過程 304
11.2 局部總線ISA和EISA 306
11.2.1 局部總線ISA 306
11.2.2 局部總線EISA 308
11.3 局部總線PCI 309
11.3.1 PCI總線的特征 309
11.3.2 PCI“橋” 310
11.3.3 基于PCI總線的微處理器系統(tǒng) 311
11.3.4 PCI總線信號 311
11.4 高速圖形加速接口AGP 315
11.5 外部總線IDE 316
11.5.1 外部總線IDE簡介 316
11.5.2 IDE接口引腳定義 317
11.5.3 IDE接口的三種傳輸模式 318
思考題與習題 320
參考文獻 321