VHDL數(shù)字電路設(shè)計(jì)實(shí)用教程

第1章Quartus Ⅱ開發(fā)流程1
1.1知識(shí)目標(biāo)1
1.2能力目標(biāo)1
1.3章節(jié)任務(wù)1
1.4Quartus Ⅱ軟件綜述1
1.5設(shè)計(jì)輸入8
1.6約束輸入9
1.6.1使用分配編輯器（Assignments Editor）10
1.6.2使用引腳規(guī)劃器（Pin Planner）13
1.6.3使用Settings對(duì)話框13
1.7綜合16
1.7.1使用Quartus Ⅱ軟件集成綜合17
1.7.2控制綜合17
1.7.3第三方綜合工具21
1.8布局布線21
1.8.1設(shè)置布局布線參數(shù)22
1.8.2反向標(biāo)注分配25
1.9仿真26
1.9.1指定仿真器設(shè)置27
1.9.2建立矢量源文件28
1.9.3第三方仿真工具31
1.10編程與配置32
1.10.1建立編程文件32
1.10.2器件編程和配置35
第2章Quartus Ⅱ的使用38
2.1知識(shí)目標(biāo)38
2.2能力目標(biāo)38
2.3章節(jié)任務(wù)38
2.4原理圖和圖表模塊編輯38
2.4.1內(nèi)附邏輯函數(shù)39
2.4.2編輯規(guī)則40
2.4.3原理圖和圖表模塊編輯工具42
2.4.4原理圖編輯流程43
2.5文本編輯59
2.6混合編輯（自底向上）66
2.7混合編輯（自頂向下）70
第3章VHDL硬件描述語(yǔ)言75
3.1知識(shí)目標(biāo)75
3.2能力目標(biāo)75
3.3章節(jié)任務(wù)75
3.4VHDL語(yǔ)言簡(jiǎn)介75
3.5VHDL語(yǔ)言設(shè)計(jì)實(shí)體的基本結(jié)構(gòu)77
3.6VHDL語(yǔ)言要素82
3.6.1VHDL數(shù)據(jù)對(duì)象82
3.6.2VHDL數(shù)據(jù)類型86
3.6.3IEEE預(yù)定義標(biāo)準(zhǔn)邏輯位與矢量及用戶自定義數(shù)據(jù)類型88
3.6.4VHDL操作符91
3.6.5VHDL的程序包94
3.7VHDL順序語(yǔ)句95
3.7.1賦值語(yǔ)句96
3.7.2IF語(yǔ)句97
3.7.3Case語(yǔ)句99
3.7.4LOOP語(yǔ)句100
3.7.5NEXT語(yǔ)句103
3.7.6EXIT語(yǔ)句103
3.7.7WAIT語(yǔ)句104
3.7.8NULL語(yǔ)句104
3.7.9RETURN語(yǔ)句105
3.8VHDL并行語(yǔ)句105
3.8.1進(jìn)程(PROCESS)語(yǔ)句106
3.8.2并行信號(hào)賦值語(yǔ)句107
3.8.3方塊（Block）語(yǔ)句109
3.8.4元件例化語(yǔ)句110
3.8.5生成（GENERATE）語(yǔ)句115
3.9VHDL子程序116
3.9.1過(guò)程的定義和調(diào)用116
3.9.2函數(shù)的定義和調(diào)用118
3.10VHDL的描述風(fēng)格120
3.10.1VHDL行為描述方式120
3.10.2數(shù)據(jù)流描述方式122
3.10.3結(jié)構(gòu)級(jí)描述方式123
第4章門電路設(shè)計(jì)范例128
4.1知識(shí)目標(biāo)128
4.2能力目標(biāo)128
4.3本章任務(wù)128
4.4與非門電路128
4.5或非門電路131
4.6異或門電路133
4.7三態(tài)門電路135
4.8單向總線緩沖器137
4.9雙向總線緩沖器138
第5章組合邏輯電路設(shè)計(jì)范例140
5.1學(xué)習(xí)目標(biāo) 140
5.2能力目標(biāo)140
5.3本章任務(wù)140
5.4編碼器141
5.4.18線3線編碼器141
5.4.28線3線優(yōu)先編碼器143
5.5譯碼器146
5.5.13線8線譯碼器147
5.5.2BCD7段顯示譯碼器148
5.6數(shù)據(jù)選擇器151
5.6.14選1數(shù)據(jù)選擇器151
5.6.28選1數(shù)據(jù)選擇器152
5.7數(shù)據(jù)分配器153
5.8數(shù)值比較器154
5.9加法器156
5.9.1半加器156
5.9.2全加器158
5.9.34位全加器159
5.10減法器160
5.10.1半減器160
5.10.2全減器161
5.10.34位全減器162
第6章寄存器、存儲(chǔ)器、鎖存器和觸發(fā)器的
VHDL描述165
6.1知識(shí)目標(biāo)165
6.2能力目標(biāo)165
6.3本章任務(wù)165
6.4寄存器166
6.4.1寄存器的引入方法166
6.4.2常規(guī)寄存器的引入166
6.5移位寄存器169
6.5.1雙向移位寄存器169
6.5.2串入/串出移位寄存器171
6.5.3串入/并出移位寄存器173
6.5.4并入/串出移位寄存器174
6.6只讀存儲(chǔ)器（ROM）175
6.7隨機(jī)存儲(chǔ)器（RAM）177
6.8堆棧178
6.9FIFO181
6.10鎖存器183
6.11RS觸發(fā)器185
6.12JK觸發(fā)器186
6.13D觸發(fā)器188
6.14T觸發(fā)器189
第7章計(jì)數(shù)器、信號(hào)發(fā)生器和分頻器的
VHDL描述191
7.1知識(shí)目標(biāo)191
7.2能力目標(biāo)191
7.3章節(jié)任務(wù)191
7.4計(jì)數(shù)器192
7.4.1計(jì)數(shù)器的分類192
7.4.2計(jì)數(shù)器設(shè)計(jì)時(shí)的注意事項(xiàng)192
7.4.3基本計(jì)數(shù)器的設(shè)計(jì)193
7.5可變模計(jì)數(shù)器201
7.5.1無(wú)置數(shù)端的可變模計(jì)數(shù)器202
7.5.2有置數(shù)端的可變模計(jì)數(shù)器203
7.6順序脈沖發(fā)生器的設(shè)計(jì)204
7.7序列信號(hào)發(fā)生器205
7.8分頻器的設(shè)計(jì)206
7.8.1偶數(shù)分頻器206
7.8.2奇數(shù)分頻器210
7.8.3半整數(shù)分頻器216
第8章數(shù)字系統(tǒng)設(shè)計(jì)范例218
8.1知識(shí)目標(biāo)218
8.2能力目標(biāo)218
8.3章節(jié)要求218
8.4數(shù)字系統(tǒng)的基本結(jié)構(gòu)218
8.5數(shù)字系統(tǒng)的設(shè)計(jì)方法219
8.6數(shù)字系統(tǒng)設(shè)計(jì)的一般過(guò)程221
8.7數(shù)字系統(tǒng)的設(shè)計(jì)準(zhǔn)則222
8.8數(shù)字系統(tǒng)設(shè)計(jì)范例224
8.8.1跑馬燈設(shè)計(jì)224
8.8.28位數(shù)碼掃描顯示電路設(shè)計(jì)227
8.8.34×4鍵盤掃描電路設(shè)計(jì)229
8.8.4數(shù)字頻率計(jì)232
8.8.5乒乓球游戲機(jī)236
8.8.6交通控制器242
8.8.7數(shù)字鐘249
8.8.8自動(dòng)售貨機(jī)256
8.8.9出租車計(jì)費(fèi)器263
8.8.10電梯控制器270
第9章可參數(shù)化宏模塊及IP核的使用279
9.1知識(shí)目標(biāo)279
9.2能力目標(biāo)279
9.3章節(jié)任務(wù)279
9.4ROM、RAM、FIFO的使用279
9.4.1ROM的使用279
9.4.2RAM的過(guò)程使用286
9.4.3FIFO的使用288
9.5乘法器、鎖相環(huán)的使用290
9.5.1乘法器的使用290
9.5.2鎖相環(huán)的使用293
9.6正弦波信號(hào)發(fā)生器295
9.7NCO IP核的使用296
第10章DSP Builder設(shè)計(jì)范例300
10.1知識(shí)目標(biāo)300
10.2能力目標(biāo)300
10.3章節(jié)任務(wù)300
10.4DSP Builder簡(jiǎn)介及使用方法300
10.5偽隨機(jī)序列發(fā)生器304
10.6DDS311
10.7ASK及FSK調(diào)制器317
10.7.1ASK（Amplitude Shift Keying）調(diào)制器317
10.7.2FSK（Frequency Shift Keying）調(diào)制器321
第11章基于FPGA的射頻熱療系統(tǒng)的設(shè)計(jì)325
11.1知識(shí)目標(biāo)325
11.2能力目標(biāo)325
11.3章節(jié)任務(wù)325
11.4腫瘤熱療的生物學(xué)與物理學(xué)技術(shù)概論325
11.5溫度場(chǎng)特性的仿真329
11.6射頻熱療系統(tǒng)設(shè)計(jì)329
11.7系統(tǒng)硬件電路設(shè)計(jì)330
11.7.1硬件整體結(jié)構(gòu)330
11.7.2高精度數(shù)字溫度傳感器DS18B20331
11.7.3ACEX 1K系列的FPGA器件的特點(diǎn)336
11.7.4ACEX 1K器件的配置電路設(shè)計(jì)338
11.7.5電源電路339
11.7.6驅(qū)動(dòng)電路設(shè)計(jì)340
11.8軟件實(shí)現(xiàn)343
11.8.1系統(tǒng)軟件設(shè)計(jì)電路圖345
11.8.2溫度測(cè)量模塊345
11.8.3指定溫度設(shè)置模塊348
11.8.4控制算法的選擇及設(shè)計(jì)351
11.8.5信號(hào)調(diào)制363
11.8.6溫度顯示模塊364
11.8.7分頻模塊368
11.9溫度場(chǎng)測(cè)量與控制的實(shí)驗(yàn)370
11.9.1實(shí)驗(yàn)材料及方法370
11.9.2實(shí)驗(yàn)結(jié)果371
11.9.3實(shí)驗(yàn)結(jié)果分析374
11.10結(jié)論374
第12章基于FPGA的直流電動(dòng)機(jī)伺服系統(tǒng)
的設(shè)計(jì)375
12.1知識(shí)目標(biāo)375
12.2能力目標(biāo)375
12.3章節(jié)任務(wù)375
12.4電機(jī)控制發(fā)展情況375
12.5系統(tǒng)控制原理376
12.6算法設(shè)計(jì)378
12.7系統(tǒng)硬件設(shè)計(jì)原理380
12.8系統(tǒng)軟件設(shè)計(jì)原理388
12.9系統(tǒng)調(diào)試及結(jié)果分析399
12.10結(jié)論405
參考文獻(xiàn)406