數(shù)字系統(tǒng)設(shè)計(jì)與Verilog HDL（第5版）

第1章 EDA技術(shù)概述 1
1．1 EDA技術(shù)及其發(fā)展 1
1．2 Top-down設(shè)計(jì)與IP核復(fù)用 4
1．2．1 Top-down設(shè)計(jì) 4
1．2．2 Bottom-up設(shè)計(jì) 5
1．2．3 IP復(fù)用技術(shù)與SoC 5
1．3 數(shù)字設(shè)計(jì)的流程 7
1．3．1 設(shè)計(jì)輸入 7
1．3．2 綜合 9
1．3．3 布局布線 9
1．3．4 仿真 10
1．3．5 編程配置 10
1．4 常用的EDA軟件工具 10
1．5 EDA技術(shù)的發(fā)展趨勢(shì) 14
習(xí)題1 15
第2章 FPGA/CPLD器件 16
2．1 PLD器件概述 16
2．1．1 PLD器件的發(fā)展歷程 16
2．1．2 PLD器件的分類 17
2．2 PLD的基本原理與結(jié)構(gòu) 19
2．2．1 PLD器件的基本結(jié)構(gòu) 19
2．2．2 PLD電路的表示方法 20
2．3 低密度PLD的原理與結(jié)構(gòu) 21
2．4 CPLD的原理與結(jié)構(gòu) 26
2．4．1 宏單元結(jié)構(gòu) 26
2．4．2 典型CPLD的結(jié)構(gòu) 27
2．5 FPGA的原理與結(jié)構(gòu) 30
2．5．1 查找表結(jié)構(gòu) 30
2．5．2 典型FPGA的結(jié)構(gòu) 32
2．6 FPGA/CPLD的編程元件 37
2．7 邊界掃描測(cè)試技術(shù) 41
2．8 FPGA/CPLD的編程與配置 43
2．8．1 在系統(tǒng)可編程 43
2．8．2 CPLD器件的編程 44
2．8．3 FPGA器件的配置 44
2．9 FPGA/CPLD器件概述 50
2．10 FPGA/CPLD的發(fā)展趨勢(shì) 54
習(xí)題2 55
第3章 Quartus Ⅱ集成開(kāi)發(fā)工具 56
3．1 Quartus Ⅱ原理圖設(shè)計(jì) 56
3．1．1 半加器原理圖設(shè)計(jì)輸入 56
3．1．2 編譯與仿真 60
3．1．3 1位全加器編譯與仿真 64
3．2 Quartus Ⅱ的優(yōu)化設(shè)置 65
3．2．1 分析與綜合設(shè)置 65
3．2．2 優(yōu)化布局布線 67
3．2．3 設(shè)計(jì)可靠性檢查 72
3．3 Quartus Ⅱ的時(shí)序分析 73
3．3．1 時(shí)序設(shè)置與分析 73
3．3．2 時(shí)序逼近 75
3．4 基于宏功能模塊的設(shè)計(jì) 77
3．4．1 Megafunctions庫(kù) 77
3．4．2 Maxplus2庫(kù) 82
3．4．3 Primitives庫(kù) 83
習(xí)題3 85
實(shí)驗(yàn)與設(shè)計(jì) 87
3-1 簡(jiǎn)易數(shù)字鐘 87
3-2 序列產(chǎn)生器 88
3-3 m序列發(fā)生器 89
3-4 8位帶符號(hào)乘法器 89
3-5 模24方向可控計(jì)數(shù)器 92
3-6 用鎖相環(huán)模塊實(shí)現(xiàn)倍頻和分頻 94
第4章 Verilog設(shè)計(jì)初步 97
4．1 Verilog簡(jiǎn)介 97
4．2 Verilog模塊的結(jié)構(gòu) 98
4．3 Verilog基本組合電路設(shè)計(jì) 102
4．3．1 用Verilog設(shè)計(jì)基本組合電路 102
4．3．2 用Verilog設(shè)計(jì)加法器 102
4．4 Verilog基本時(shí)序電路設(shè)計(jì) 105
4．4．1 用Verilog設(shè)計(jì)觸發(fā)器 105
4．4．2 用Verilog設(shè)計(jì)計(jì)數(shù)器 106
習(xí)題4 108
實(shí)驗(yàn)與設(shè)計(jì) 108
4-1 Synplify Pro綜合器的使用方法 108
4-2 Synplify綜合器的使用方法 112
第5章 Verilog語(yǔ)法與要素 114
5．1 Verilog語(yǔ)言要素 114
5．2 常量 115
5．2．1 整數(shù)（Integer） 115
5．2．2 實(shí)數(shù)（Real） 117
5．2．3 字符串（Strings） 117
5．3 數(shù)據(jù)類型 118
5．3．1 net型 118
5．3．2 variable型 119
5．4 參數(shù) 121
5．5 向量 123
5．6 運(yùn)算符 125
習(xí)題5 129
實(shí)驗(yàn)與設(shè)計(jì) 130
5-1 RAM存儲(chǔ)器設(shè)計(jì) 130
5-2 用rom模塊實(shí)現(xiàn)4×4無(wú)符號(hào)數(shù)乘法器 132
第6章 Verilog行為語(yǔ)句 136
6．1 過(guò)程語(yǔ)句 136
6．1．1 always過(guò)程語(yǔ)句 137
6．1．2 initial過(guò)程語(yǔ)句 140
6．2 塊語(yǔ)句 141
6．2．1 串行塊begin-end 141
6．2．2 并行塊fork-join 142
6．3 賦值語(yǔ)句 143
6．3．1 持續(xù)賦值與過(guò)程賦值 143
6．3．2 阻塞賦值與非阻塞賦值 144
6．4 條件語(yǔ)句 145
6．4．1 if-else語(yǔ)句 146
6．4．2 case語(yǔ)句 147
6．5 循環(huán)語(yǔ)句 151
6．5．1 for語(yǔ)句 152
6．5．2 repeat、while、forever語(yǔ)句 153
6．6 編譯指示語(yǔ)句 155
6．7 任務(wù)與函數(shù) 156
6．7．1 任務(wù)（task） 156
6．7．2 函數(shù)（function） 158
6．8 順序執(zhí)行與并發(fā)執(zhí)行 161
習(xí)題6 162
實(shí)驗(yàn)與設(shè)計(jì) 163
6-1 4×4矩陣鍵盤(pán)檢測(cè)電路 163
6-2 計(jì)數(shù)器設(shè)計(jì) 164
第7章 Verilog設(shè)計(jì)的層次與風(fēng)格 167
7．1 Verilog設(shè)計(jì)的層次 167
7．2 門(mén)級(jí)結(jié)構(gòu)描述 167
7．2．1 Verilog HDL內(nèi)置門(mén)元件 168
7．2．2 門(mén)級(jí)結(jié)構(gòu)描述 170
7．3 行為描述 171
7．4 數(shù)據(jù)流描述 172
7．5 不同描述風(fēng)格的設(shè)計(jì) 173
7．5．1 半加器設(shè)計(jì) 173
7．5．2 1位全加器設(shè)計(jì) 174
7．5．3 4位加法器設(shè)計(jì) 176
7．6 多層次結(jié)構(gòu)電路的設(shè)計(jì) 177
7．7 基本組合電路設(shè)計(jì) 179
7．7．1 門(mén)電路 179
7．7．2 編譯碼器 179
7．7．3 其他組合電路 181
7．8 基本時(shí)序電路設(shè)計(jì) 182
7．8．1 觸發(fā)器 182
7．8．2 鎖存器與寄存器 182
7．8．3 計(jì)數(shù)器與串并轉(zhuǎn)換器 184
7．8．4 簡(jiǎn)易微處理器 185
7．9 三態(tài)邏輯設(shè)計(jì) 187
習(xí)題7 189
實(shí)驗(yàn)與設(shè)計(jì) 189
7-1 數(shù)字表決器 189
7-2 FIFO緩存器設(shè)計(jì) 192
第8章 Verilog有限狀態(tài)機(jī)設(shè)計(jì) 195
8．1 有限狀態(tài)機(jī) 195
8．2 有限狀態(tài)機(jī)的Verilog描述 197
8．2．1 用三個(gè)過(guò)程描述 198
8．2．2 用兩個(gè)過(guò)程描述 199
8．2．3 單過(guò)程描述方式 201
8．3 狀態(tài)編碼 203
8．3．1 常用的編碼方式 203
8．3．2 狀態(tài)編碼的定義 207
8．4 有限狀態(tài)機(jī)設(shè)計(jì)要點(diǎn) 209
8．4．1 復(fù)位和起始狀態(tài)的選擇 209
8．4．2 多余狀態(tài)的處理 209
習(xí)題8 211
實(shí)驗(yàn)與設(shè)計(jì) 211
8-1 流水燈控制器 211
8-2 汽車(chē)尾燈控制器 213
8-3 狀態(tài)機(jī)A/D采樣控制電路 214
8-4 用狀態(tài)機(jī)實(shí)現(xiàn)字符液晶顯示控制 215
第9章 Verilog設(shè)計(jì)進(jìn)階 222
9．1 加法器設(shè)計(jì) 222
9．1．1 級(jí)連加法器 222
9．1．2 數(shù)據(jù)流描述的加法器 223
9．1．3 超前進(jìn)位加法器 224
9．1．4 流水線加法器 225
9．2 乘法器設(shè)計(jì) 226
9．2．1 并行乘法器 226
9．2．2 移位相加乘法器 228
9．2．3 布斯乘法器 231
9．2．4 查找表乘法器 233
9．3 奇數(shù)分頻與小數(shù)分頻 234
9．3．1 奇數(shù)分頻 234
9．3．2 半整數(shù)分頻與小數(shù)分頻 235
9．4 VGA圖像的顯示與控制 237
9．4．1 DE2―70的VGA顯示電路 237
9．4．2 VGA圖像顯示原理與時(shí)序 238
9．4．3 VGA圖像顯示與控制的實(shí)現(xiàn) 241
9．5 點(diǎn)陣式液晶顯示控制 247
9．6 樂(lè)曲演奏電路 252
習(xí)題9 257
實(shí)驗(yàn)與設(shè)計(jì) 259
9-1 數(shù)字跑表 259
9-2 實(shí)用多功能數(shù)字鐘 266
第10章 Verilog設(shè)計(jì)的優(yōu)化 275
10．1 設(shè)計(jì)的可綜合性 275
10．2 流水線設(shè)計(jì)技術(shù) 277
10．3 資源共享 281
10．4 過(guò)程 283
10．5 阻塞賦值與非阻塞賦值 285
習(xí)題10 289
實(shí)驗(yàn)與設(shè)計(jì) 289
10-1 小數(shù)分頻 289
10-2 如何在FPGA設(shè)計(jì)中消除毛刺 291
10-3 消抖動(dòng)電路 294
第11章 Verilog仿真與測(cè)試 295
11．1 系統(tǒng)任務(wù)與系統(tǒng)函數(shù) 295
11．2 用戶自定義元件 299
11．2．1 組合電路UDP元件 300
11．2．2 時(shí)序邏輯UDP元件 301
11．3 延時(shí)模型的表示 303
11．3．1 時(shí)間標(biāo)尺定義`timescale 303
11．3．2 延時(shí)的表示與延時(shí)說(shuō)明塊 304
11．4 測(cè)試平臺(tái) 305
11．5 組合和時(shí)序電路的仿真 308
11．5．1 組合電路的仿真 308
11．5．2 時(shí)序電路的仿真 310
習(xí)題11 310
實(shí)驗(yàn)與設(shè)計(jì) 311
11-1 用ModelSim仿真8位二進(jìn)制加法器 311
11-2 仿真乘累加器 316
第12章 Verilog語(yǔ)言的發(fā)展 318
12．1 Verilog―2001語(yǔ)法結(jié)構(gòu) 318
12．1．1 語(yǔ)法結(jié)構(gòu)的擴(kuò)展與增強(qiáng) 318
12．1．2 設(shè)計(jì)管理 324
12．1．3 系統(tǒng)任務(wù)和系統(tǒng)函數(shù)的擴(kuò)展 326
12．1．4 VCD文件的擴(kuò)展 329
12．2 Verilog―2002語(yǔ)法結(jié)構(gòu) 330
12．2．1 硬件單元建模 331
12．2．2 屬性 334
12．2．3 編程語(yǔ)言接口 338
習(xí)題12 339
第13章 通信與信號(hào)處理設(shè)計(jì)實(shí)例 340
13．1 m序列發(fā)生器 340
13．1．1 m序列的原理與性質(zhì) 340
13．1．2 m序列產(chǎn)生器設(shè)計(jì) 342
13．2 Gold碼 344
13．2．1 Gold碼的原理與性質(zhì) 344
13．2．2 Gold碼產(chǎn)生器設(shè)計(jì) 345
13．3 CRC校驗(yàn)碼 347
13．4 FSK解調(diào) 349
13．5 數(shù)字過(guò)零檢測(cè)與等精度頻率測(cè)量 352
13．5．1 數(shù)字過(guò)零檢測(cè)法 352
13．5．2 等精度頻率測(cè)量 353
13．6 QPSK調(diào)制器的FPGA實(shí)現(xiàn) 356
13．7 FIR數(shù)字濾波器 359
13．8 FPGA信號(hào)處理基礎(chǔ)及浮點(diǎn)計(jì)算實(shí)例 363
13．8．1 定點(diǎn)數(shù)的表示法 363
13．8．2 浮點(diǎn)數(shù)的表示法 364
13．8．3 定點(diǎn)數(shù)到浮點(diǎn)數(shù)的格式轉(zhuǎn)換 366
13．8．4 浮點(diǎn)數(shù)乘法 368
13．8．5 浮點(diǎn)數(shù)加法 371
13．8．6 浮點(diǎn)數(shù)除法 374
習(xí)題13 376
實(shí)驗(yàn)與設(shè)計(jì) 376
13-1 信號(hào)音產(chǎn)生器 376
13-2 異步串行接口（UART） 383
附錄A Verilog HDL（IEEE Std 1364―1995）關(guān)鍵字 389
附錄B Verilog HDL（IEEE Std 1364―2001）關(guān)鍵字 390
附錄C DE2系統(tǒng)介紹 391
附錄D DE2―70系統(tǒng)介紹 393
附錄E 有關(guān)術(shù)語(yǔ)與縮略語(yǔ) 395
參考文獻(xiàn) 400